[發明專利]一種半導體外延結構及其制作方法、LED芯片

在審

• 申請號: 202110001937.0
• 申請日: 2021-01-04
• 公開（公告）號: CN112635626A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 林志偉;陳凱軒;蔡建九;卓祥景;堯剛
• 申請（專利權）人: 廈門乾照光電股份有限公司
• 主分類號: H01L33/14
• 分類號: H01L33/14;H01L33/00;H01L33/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種半導體外延結構及其制作方法、LED芯片，包括在所述襯底表面依次堆疊N型半導體層、消閘層、有源層、P型半導體層，通過外延結構設計，釋放多余的電子，有效提高電子濃度，增加電子隧穿幾率，提高晶體質量的同時降低LED的工作電壓，提高LED的抗靜電能力。

技術領域

本發明涉及發光二極管領域，尤其涉及一種半導體外延結構及其制作方法、LED芯片。

背景技術

發光二極管(英文：Light Emitting Diode，簡稱：LED)是一種能發光的半導體電子元件。LED具有效率高、壽命長、體積小、功耗低等優點，可以應用于室內外白光照明、屏幕顯示、背光源等領域。在LED產業的發展中，氮化鎵(GaN)基材料是V-III族化合物半導體的典型代表，提高GaN基LED的光電性能已成為半導體照明產業的關鍵。

外延片是LED制備過程中的初級成品。現有的GaN基LED外延片包括襯底、N型半導體層、有源層和P型半導體層。襯底用于為外延材料提供生長表面，N型半導體層用于提供進行復合發光的電子，P型半導體層用于提供進行復合發光的空穴，有源層用于進行電子和空穴的輻射復合發光。

然而，一方面，由于在壘晶過程中，出現厚度不均的功能層造成N型半導體層與P型半導體層互相交錯，便會形成閘流體；另一方面，在各功能層的摻雜過程中，由于溫度較低且摻雜含量太高容易引發閘流體效應。閘流體的出現會提高發光二極管的導通電壓(即死區電壓)，造成發光二極管不易被點亮。

有鑒于此，本發明人專門設計了一種半導體外延結構及其制作方法、LED芯片，本案由此產生。

發明內容

本發明的目的在于提供一種半導體外延結構及其制作方法、LED芯片，以解決LED芯片中因閘流體效應所引發的問題。

為了實現上述目的，本發明采用的技術方案如下：

一種半導體外延結構，包括：

襯底；

在所述襯底表面依次堆疊的N型半導體層、消閘層、有源層、P型半導體層；所述消閘層包括n型摻雜的半導體層。

優選地，所述消閘層包括非均勻n型摻雜的半導體層。

優選地，所述消閘層的n型摻雜濃度沿第一方向漸變增加或漸變減小或呈梯度變化；且所述消閘層沿所述第一方向的最高摻雜濃度大于所述N型半導體層的n型摻雜濃度；所述第一方向垂直于所述襯底，并由所述襯底指向所述N型半導體層。

優選地，在所述消閘層與所述有源層之間設有淺阱層，所述淺阱層包括若干個沿所述第一方向依次堆疊的子淺阱層。

優選地，各所述子淺阱層的晶格常數沿所述第一方向遞增，且鄰近所述有源層的子淺阱層的晶格常數低于所述有源層的晶格常數；各所述子淺阱層的能帶沿所述第一方向遞減，且鄰近所述有源層的子淺阱層的能帶高于所述有源層的能帶。

優選地，所述子淺阱層通過交替循環的勢壘和勢阱構成，且所述消閘層的晶格常數小于沿所述第一方向的第一子淺阱層的勢阱的晶格常數，所述消閘層的能帶大于沿所述第一方向的第一子淺阱層的勢阱的能帶。

優選地，所述有源層通過交替循環的勢壘層和勢阱層構成，且所述勢阱層的帶隙能量低于所述勢壘層的帶隙能量。

優選地，所述消閘層的n型摻雜濃度為1X10¹⁷～1X10²⁰。

優選地，所述消閘層包括n型摻雜的GaN層或AlGaN層或AlGaInN層或GaInN層或AlInN層。

優選地，所述子淺阱層的層數為1-20，包括端點值。

優選地，所述消閘層的厚度不超過100nm。