[發(fā)明專利]一種半導(dǎo)體外延結(jié)構(gòu)及其制作方法、LED芯片在審
| 申請(qǐng)?zhí)枺?/td> | 202110001937.0 | 申請(qǐng)日： | 2021-01-04 |
| 公開（公告）號(hào)： | CN112635626A | 公開（公告）日： | 2021-04-09 |
| 發(fā)明（設(shè)計(jì)）人： | 林志偉;陳凱軒;蔡建九;卓祥景;堯剛 | 申請(qǐng)（專利權(quán)）人： | 廈門乾照光電股份有限公司 |
| 主分類號(hào)： | H01L33/14 | 分類號(hào)： | H01L33/14;H01L33/00;H01L33/36 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 361101 福建省廈門市廈門火*** | 國(guó)省代碼： | 福建;35 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 半導(dǎo)體 外延 結(jié)構(gòu) 及其 制作方法 led 芯片 | ||
1.一種半導(dǎo)體外延結(jié)構(gòu)，其特征在于，包括：
襯底；
在所述襯底表面依次堆疊的N型半導(dǎo)體層、消閘層、有源層、P型半導(dǎo)體層；所述消閘層包括n型摻雜的半導(dǎo)體層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，所述消閘層包括非均勻n型摻雜的半導(dǎo)體層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，所述消閘層的n型摻雜濃度沿第一方向漸變?cè)黾踊驖u變減小或呈梯度變化；且所述消閘層沿所述第一方向的最高摻雜濃度大于所述N型半導(dǎo)體層的n型摻雜濃度；所述第一方向垂直于所述襯底，并由所述襯底指向所述N型半導(dǎo)體層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，在所述消閘層與所述有源層之間設(shè)有淺阱層，所述淺阱層包括若干個(gè)沿所述第一方向依次堆疊的子淺阱層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，各所述子淺阱層的晶格常數(shù)沿所述第一方向遞增，且鄰近所述有源層的子淺阱層的晶格常數(shù)低于所述有源層的晶格常數(shù)；各所述子淺阱層的能帶沿所述第一方向遞減，且鄰近所述有源層的子淺阱層的能帶高于所述有源層的能帶。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，各所述子淺阱層通過交替循環(huán)的勢(shì)壘和勢(shì)阱構(gòu)成，且所述消閘層的晶格常數(shù)小于沿所述第一方向的第一子淺阱層的勢(shì)阱的晶格常數(shù)，所述消閘層的能帶大于沿所述第一方向的第一子淺阱層的勢(shì)阱的能帶。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，所述消閘層的n型摻雜濃度為1X1017～1X1020。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，所述消閘層包括n型摻雜的GaN層或AlGaN層或AlGaInN層或GaInN層或AlInN層。
9.根據(jù)權(quán)利要求4所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，所述子淺阱層的層數(shù)為1-20，包括端點(diǎn)值。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體外延結(jié)構(gòu)，其特征在于，所述消閘層的厚度不超過100nm。
11.一種半導(dǎo)體外延結(jié)構(gòu)的制作方法，其特征在于，所述制作方法包括如下步驟：
步驟S01、提供一襯底；
步驟S02、在所述襯底表面依次生長(zhǎng)N型半導(dǎo)體層、消閘層、淺阱層、有源層、P型半導(dǎo)體層；所述消閘層包括n型摻雜的半導(dǎo)體層；
進(jìn)一步地，所述消閘層包括非均勻n型摻雜的半導(dǎo)體層；
其中，所述消閘層的n型摻雜濃度沿第一方向漸變?cè)黾踊驖u變減小或呈梯度變化；且所述消閘層沿所述第一方向的最高摻雜濃度大于所述N型半導(dǎo)體層的n型摻雜濃度；所述第一方向垂直于所述襯底，并由所述襯底指向所述N型半導(dǎo)體層；
所述淺阱層包括若干個(gè)沿所述第一方向依次堆疊的子淺阱層，各所述子淺阱層的晶格常數(shù)沿所述第一方向遞增，且鄰近所述有源層的子淺阱層的晶格常數(shù)低于所述有源層的晶格常數(shù)；各所述子淺阱層的能帶沿所述第一方向遞減，且鄰近所述有源層的子淺阱層的能帶高于所述有源層的能帶；
且，各所述子淺阱層通過交替循環(huán)的勢(shì)壘和勢(shì)阱構(gòu)成，且所述消閘層的晶格常數(shù)小于沿所述第一方向的第一子淺阱層的勢(shì)阱的晶格常數(shù)，所述消閘層的能帶大于沿所述第一方向的第一子淺阱層的勢(shì)阱的能帶。
12.一種LED芯片，其特征在于，包括；
權(quán)利要求1-10任一項(xiàng)所述的半導(dǎo)體外延結(jié)構(gòu)；
N型電極，所述N型電極與所述N型半導(dǎo)體層形成歐姆接觸；
P型電極，所述P型電極與所述P型半導(dǎo)體層形成歐姆接觸。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于廈門乾照光電股份有限公司，未經(jīng)廈門乾照光電股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110001937.0/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
