[發明專利]具有選擇性電鍍通孔填料的互連結構

在審

• 申請號: 202080092348.1
• 申請日: 2020-11-17
• 公開（公告）號: CN114930518A
• 公開（公告）日: 2022-08-19
• 發明（設計）人: 喬納森·大衛·里德
• 申請（專利權）人: 朗姆研究公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/288;C25D5/02;C25D5/18;C25D3/50;C25D7/12
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 樊英如;張靜

1.一種半導體設備的互連結構，其包含：

第一金屬層；

第二金屬層；

介電層，其位于所述第一金屬層與所述第二金屬層之間；

導電通孔，其形成在所述介電層中，其中所述導電通孔位于所述第一金屬層與所述第二金屬層之間，其中所述導電通孔在所述第一金屬層與所述第二金屬層之間提供電互連；以及

阻擋層，其襯于所述導電通孔與所述介電層之間的界面，其中所述導電通孔包含導電材料，所述導電材料具有在室溫下等于或小于約10nm的電子平均自由徑以及在室溫下等于或小于約15μΩ-cm的體電阻率。

2.根據權利要求1所述的互連結構，其中所述導電材料具有等于或大于約1700℃的熔點。

3.根據權利要求1所述的互連結構，其中所述導電材料選自于由以下項所組成的群組：銠、銥和鉑。

4.根據權利要求3所述的互連結構，其中所述導電材料包含銠。

5.根據權利要求1所述的互連結構，其還包含：

觸點插塞，其位于所述第一金屬層與所述導電通孔之間，其中所述觸點插塞包含鈷、鈀、或鎳，其中所述第一金屬層與所述第二金屬層中的每一者包含銅。

6.根據權利要求5所述的互連結構，其中所述阻擋層接觸所述觸點插塞，或者與所述觸點插塞隔開等于或小于約1nm的距離。

7.根據權利要求1所述的互連結構，其中所述阻擋層接觸所述第一金屬層，或者與所述第一金屬層隔開等于或小于約1nm的距離。

8.根據權利要求1-7中任一項所述的互連結構，其中所述導電通孔直接接觸所述第一金屬層。

9.根據權利要求1-7中任一項所述的互連結構，其還包含：

襯里層，其襯于所述導電通孔與所述第二金屬層之間的界面。

10.根據權利要求1-7中任一項所述的互連結構，其中所述阻擋層包含鉭氮化物(TaN)、鈦氮化物(TiN)、鈦氧化物(TiO₂)、鎢碳氮化物(WCN)、鎢氮化物(WN)、或鉬氮化物(MoN)。

11.根據權利要求1-7中任一項所述的互連結構，其中所述導電通孔的平均寬度或直徑介于約3nm與約12nm之間。

12.一種用于制造半導體設備的互連結構的方法，所述方法包含下列步驟：

接收襯底，所述襯底具有第一金屬層以及位于所述第一金屬層上方的介電層；

將凹部蝕刻穿過所述介電層以暴露所述第一金屬層；

在沿著所述凹部的側壁的所述介電層上沉積阻擋層；以及

將導電材料選擇性地電鍍在位于所述凹部的底部的暴露金屬表面上，以在所述凹部中形成導電通孔，其中選擇性地電鍍所述導電材料從位于所述凹部的所述底部的所述暴露金屬表面往上進行。

13.根據權利要求12所述的方法，其還包含：

在將所述凹部蝕刻穿過所述介電層以暴露所述第一金屬層之后，將觸點插塞沉積于所述第一金屬層上，其中所述暴露金屬表面包含所述觸點插塞的頂表面。

14.根據權利要求13所述的方法，其中沉積所述觸點插塞包含：通過無電鍍敷或化學氣相沉積(CVD)，將所述觸點插塞選擇性地沉積在所述第一金屬層上。

15.根據權利要求12所述的方法，其中沉積所述阻擋層包含：將所述阻擋層選擇性地沉積在所述介電層的暴露表面上，而不沉積在整個所述暴露金屬表面上。

16.根據權利要求12所述的方法，其中所述導電材料具有在室溫下等于或小于約10nm的電子平均自由徑以及在室溫下等于或小于約15μΩ-cm的電阻率。