[發明專利]半導體集成電路裝置

在審

• 申請號: 202080072108.5
• 申請日: 2020-10-13
• 公開（公告）號: CN114556563A
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 中岡康廣
• 申請（專利權）人: 株式會社索思未來
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/1157;H01L27/02;B82Y40/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 柯瑞京

終端單元(C11)包括：在Y方向上分別形成在與納米片(22a、23a)相同的位置處的納米片(122a、123a)、和分別包圍納米片(122a、123)的Y方向上的外周的虛設柵極布線(143、146)。納米片(22a、122a)的Y方向上的一側的面分別從柵極布線(41)及虛設柵極布線(142)露出。納米片(23a、123a)的Y方向上的一側的面分別從柵極布線(43)及虛設柵極布線(146)露出。

技術領域

本公開涉及一種包括標準單元(以下亦適當地簡稱為單元)的半導體集成電路裝置，該標準單元包含納米片FET(Field Effect Transistor：場效應晶體管)。

作為在半導體基板上形成半導體集成電路的方法，已知有標準單元方式。標準單元方式是指：通過事先將具有特定邏輯功能的基本單元(例如反相器、鎖存器、觸發器、全加器等)作為標準單元準備好，將多個標準單元布置在半導體基板上，用布線將這些標準單元連接起來，這樣來設計LSI(大規模集成電路)芯片。

LSI的基本構成要素即晶體管通過縮小柵極長度(按比例縮小：scaling)而實現了集成度的提高、工作電壓的降低以及工作速度的提高。但是，近年來，出現的問題是過度地按比例縮小會引起截止電流，截止電流又會引起功耗顯著增大。為解決該問題，人們已開始積極對立體構造的晶體管進行研究，即讓晶體管構造從現有的平面型變為立體型。納米片FET(納米線FET)作為立體構造晶體管之一而備受矚目。

納米片FET中得到提倡的是柵極電極呈叉形的叉片(fork sheet)晶體管。在非專利文獻1中公開了使用了叉片晶體管的SRAM存儲單元的版圖，實現了半導體集成電路裝置(半導體存儲裝置)的小面積化。

非專利文獻1：P.Weckx et al.，“Stacked nanosheet fork architecture forSRAM design and device co-optimization toward 3nm”，2017 IEEE Internationa]Electron Devices Meeting(IEDM)，December 2017，IEDM17-505～508

發明內容

-發明要解決的技術問題-

在本說明書中，將柵極電極呈叉形的納米片FET按照現有技術稱為叉片晶體管。

此處，標準單元除了包含例如“與非門”、“或非門”等具有邏輯功能的單元(以下適當地稱為邏輯單元)以外，還包含不具有邏輯功能的單元。不具有邏輯功能的單元例如有“終端單元”。“終端單元”是指無助于電路塊的邏輯功能、用于使電路塊終結的單元。通過布置終端單元，能夠抑制位于比終端單元靠內側的單元的版圖圖案的完成形狀的偏差，從而能夠實現對半導體集成電路裝置的制造偏差的抑制、成品率的提高、可靠性的提高。

迄今為止，尚未對使用了叉片晶體管的終端單元的構造、包含使用了叉片晶體管的終端單元的半導體集成電路裝置的版圖進行具體的研究。

本公開提供了一種半導體集成電路裝置的版圖，該半導體集成電路裝置包含使用了叉片晶體管的終端單元。

-用以解決技術問題的技術方案-