[發明專利]多復位和多時鐘同步器以及同步多周期復位同步電路

在審

• 申請號: 202080064168.2
• 申請日: 2020-08-17
• 公開（公告）號: CN114365065A
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 萊昂·茲洛尼克;列夫·茲洛尼克;杰里米·安德森
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F1/24
• 分類號: G06F1/24;H03K3/037
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 楊佳婧

一種異步多周期復位同步電路，該電路可以將任何數目的復位和同步時鐘關聯起來，并且有同時復位解除斷言和去除了復位斷言交叉危害。該異步多周期復位同步電路還可以與同步多周期復位同步電路配對，以關聯相同域異步和同步復位。還描述了一種同步復位多周期同步電路，該電路與任何數目的異步復位相關聯并且保證了同時復位解除斷言。

優先權要求

本申請要求于2019年10月25日提交的、序列號為62/926,255的、題為“多復位和多時鐘同步器以及同步多周期復位同步電路(Multi-Reset and Multi-ClockSynchronizer,and Synchronous Multi-Cycle Reset Synchronization Circuit)”的美國臨時申請的優先權，該美國臨時申請通過引用以其整體并入本文。

背景技術

具有多于一個時鐘-復位對的數字邏輯沒有將多個復位的解除斷言和時鐘關聯起來。具有同步復位的數字邏輯會造成過量的泄漏，并且消耗高優先級路由。當前，同一電路中的同步復位和異步復位是不相關的。

附圖說明

通過以下給出的詳細描述并且通過本公開的各種實施例的附圖，將更充分理解本公開的實施例，然而，詳細描述和附圖不應當被理解為將本公開限制到特定實施例，而只是用于說明和理解的目的。

圖1圖示了根據一些實施例的具有聯鎖器的異步復位同步器，它是基于雙同步的。

圖2圖示了根據一些實施例的具有聯鎖器的異步復位同步器，它是基于雙同步的加固設計。

圖3圖示了根據一些實施例的具有針對多個時鐘同步的一個異步復位的電路。

圖4圖示了根據一些實施例的從一個異步復位到多個時鐘的多周期路徑的應用。

圖5圖示了根據一些實施例的具有在單個時鐘域中同步的多個異步復位的電路。

圖6圖示了根據一些實施例的示出從兩個異步復位到單個時鐘的多周期路徑的應用的圖線。

圖7圖示了根據一些實施例的去除重收斂危害的聯鎖方案。

圖8圖示了根據一些實施例的示出同時復位退出的圖線。

圖9圖示了根據一些實施例的去除重收斂危害的擴展方案。

圖10圖示了根據一些實施例的通過與邏輯功能來關聯任何數目的同步時鐘和/或復位的方案。

圖11圖示了根據一些實施例的具有聯鎖器的同步復位同步器，它是基于雙同步的。

圖12圖示了根據一些實施例的同步復位電路。

圖13圖示了根據一些實施例的示出同步復位電路的操作的圖線。

圖14圖示了根據一些實施例的與異步復位同步器聯鎖的同步復位電路。

圖15圖示了根據一些實施例的示出聯鎖同步和異步復位波形的圖線。

圖16圖示了根據一些實施例的用于通過與邏輯功能來擴展聯鎖方案的機制。

圖17圖示了根據一些實施例的具有多復位和多時鐘同步器和/或同步多周期復位同步電路的智能設備或計算機系統或SoC(片上系統)。

具體實施方式