[發(fā)明專利]多復(fù)位和多時鐘同步器以及同步多周期復(fù)位同步電路

在審

• 申請?zhí)枺?/td>: 202080064168.2
• 申請日: 2020-08-17
• 公開（公告）號: CN114365065A
• 公開（公告）日: 2022-04-15
• 發(fā)明（設(shè)計）人: 萊昂·茲洛尼克;列夫·茲洛尼克;杰里米·安德森
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F1/24
• 分類號: G06F1/24;H03K3/037
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 楊佳婧

1.一種裝置，包括：

第一同步器電路，包括串聯(lián)耦合的至少兩個時序電路，其中，所述第一同步器電路用于將復(fù)位傳遞到時鐘門；以及

第二同步器電路，包括至少兩個時序電路，其中，所述第二同步器電路用于基本上消除來自所述復(fù)位的可能毛刺，并且向所述復(fù)位的解除斷言的傳播提供至少兩個時鐘周期的松弛。

2.根據(jù)權(quán)利要求1所述的裝置，包括多周期路徑，其耦合到所述第一同步器電路的輸出，并且耦合到所述第二同步器電路的輸入，其中，所述多周期路徑用于增大傳播所述復(fù)位的時間量。

3.根據(jù)權(quán)利要求2所述的裝置，其中，所述多周期路徑包括觸發(fā)器，用于在不同頻率的同步時鐘之間對齊聯(lián)鎖的復(fù)位。

4.根據(jù)權(quán)利要求2所述的裝置，其中，所述第一同步器電路的至少兩個時序電路中的第一時序電路用于在輸入復(fù)位的斷言時斷言復(fù)位。

5.根據(jù)權(quán)利要求4所述的裝置，包括與非門，用于在所述復(fù)位斷言時防止時鐘上的毛刺。

6.根據(jù)權(quán)利要求4所述的裝置，其中，所述復(fù)位傳播通過所述多周期路徑和所述第二同步器電路以改變所述第二同步器的輸出。

7.根據(jù)權(quán)利要求4所述的裝置，包括時鐘使能引腳，其在所述復(fù)位被斷言的同時保持被斷言。

8.根據(jù)權(quán)利要求5至7中任一項所述的裝置，其中，所述第一同步器電路的所述第一時序電路用于在所述輸入復(fù)位的解除斷言時斷言其輸出，其中，被斷言的輸出使得所述與非門表現(xiàn)為反相器。

9.根據(jù)權(quán)利要求5所述的裝置，包括輸出時鐘引腳，其為下游時序單元生成時鐘，其中，在所述輸入復(fù)位的解除斷言傳播通過所述第二同步器電路的同時所述輸出時鐘引腳被門控。

10.一種裝置，包括：

第一同步器電路，包括串聯(lián)耦合的至少兩個時序電路，其中，所述第一同步器電路用于將復(fù)位傳遞到時鐘門；

第二同步器電路，包括時序電路，其中，所述第二同步器電路用于基本上消除來自所述復(fù)位的可能毛刺，并且向所述復(fù)位的解除斷言的傳播提供至少兩個時鐘周期的松弛；以及

至少一個緩沖器，耦合在所述第一同步器和所述第二同步器之間。

11.根據(jù)權(quán)利要求10所述的裝置，包括：多周期路徑，其耦合到所述第一同步器電路的輸出，并且耦合到所述至少一個緩沖器的輸入，其中，所述多周期路徑用于增大傳播所述復(fù)位的時間量，其中，所述至少一個緩沖器的輸出耦合到所述第二同步器電路的輸入。

12.根據(jù)權(quán)利要求11所述的裝置，其中，所述多周期路徑包括觸發(fā)器，用于在不同頻率的同步時鐘之間對齊聯(lián)鎖的復(fù)位。

13.根據(jù)權(quán)利要求11所述的裝置，其中，所述第一同步器電路的至少兩個時序電路中的第一時序電路用于在輸入復(fù)位的斷言時斷言復(fù)位。

14.根據(jù)權(quán)利要求13所述的裝置，包括：與非門，用于在所述復(fù)位斷言時防止時鐘上的毛刺。

15.根據(jù)權(quán)利要求11至14中任一項所述的裝置，其中，所述復(fù)位傳播通過所述多周期路徑和所述第二同步器電路以改變所述第二同步器的輸出。

16.一種裝置，包括：

第一電路，包括多復(fù)位和多時鐘同步器；以及

與所述第一電路耦合的第二電路，其中，所述第一電路接收具有第一頻率的第一時鐘，其中，所述第二電路接收具有第二頻率的第二時鐘，其中，所述第二頻率比所述第一頻率慢，其中，所述第一電路和所述第二電路接收輸入復(fù)位，并且其中，所述第二電路包括多復(fù)位和多時鐘同步器。