[發明專利]柵極電極布局

在審

• 申請號: 202080019866.0
• 申請日: 2020-02-11
• 公開（公告）號: CN113614903A
• 公開（公告）日: 2021-11-05
• 發明（設計）人: 松本博一;鈴木亮太;佐藤誠
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L27/11
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本公開描述在半導體裝置中具有柵極電極的設備。一種實例設備包含：有源區，其被隔離區環繞；及柵極電極，其在第一方向上延伸以越過所述有源區。所述柵極電極包含：主體柵極部分，其在所述有源區上方，所述主體柵極部分在垂直于所述第一方向的第二方向上具有第一柵極長度；引出部分，其在所述隔離區上方，所述引出部分在所述第二方向上具有第二柵極長度，所述第二柵極長度大于所述第一柵極長度；及錘頭部分，其具有與所述主體柵極部分接觸的第一末端及與所述錘頭部分接觸的與所述第一末端相對的第二末端。

相關申請案的交叉參考

本申請案主張2019年2月13日申請的第16/275,137號美國專利申請案的優先權，所述申請案的全文出于任何目的而以引用的方式并入本文中。

背景技術

減小的芯片大小、高的數據可靠性、降低的功率消耗及高效的功率使用是半導體存儲器所要求的特征。為了減小芯片大小，同時增強電流驅動能力，常規半導體裝置中的電路包含多個彼此并聯耦合的晶體管。

隨著此多個晶體管的微制造，多晶硅柵極電極的長度已減小。在布置兩個鄰近多晶硅柵極電極之間的距離減小的多晶硅柵極電極時，相對于多晶硅柵極電極的減小的柵極長度及短溝道長度可增加。鄰近多晶硅柵極電極之間的增加的相對距離可能對微制造工藝產生負面影響，例如，引起多晶硅柵極電極的不合需要的變動大小。

圖1是包含晶體管11的常規反相器電路10的布局的示意圖。為了減少多晶硅柵極電極12的尺寸變動，可將虛設柵極電極13包含在常規反相器電路10的布局中。虛設柵極電極13中的每一者經定位在環繞晶體管11的有源區14的隔離區15(例如，淺溝槽隔離區(STI))上方。虛設柵極電極13可與安置在有源區14上的晶體管11的柵極電極12同時形成(或圖案化)。有源區14包含一或多個源極及/或漏極區。通過此配置，可以所要圖案形成柵極電極12。

柵極電極12可包含“錘頭部分”12H。柵極電極12的錘頭部分12H與有源區14及隔離區15的邊界重疊，且具有更大柵極長度。錘頭部分12H可減少圍繞所述邊界(例如，擴散層的邊緣)通過有源區14的晶體管11的泄漏電流。然而，柵極電極12的錘頭部分12H的更大柵極長度可能對晶體管11的有效性能產生負面影響。

發明內容

描述在半導體裝置中具有柵極電極的設備。一種實例裝置包含：有源區，其被隔離區環繞；及虛設柵極，其在所述隔離區上方。所述虛設柵極在第一方向上鄰近于所述有源區延伸。柵極電極平行于所述虛設柵極延伸以越過所述有源區。所述柵極電極包含第一、第二及第三部分。所述第一部分在所述有源區上方且在垂直于所述第一方向的第二方向上具有第一尺寸。所述第二部分覆蓋所述有源區與所述隔離區之間的第一邊界的一部分。所述第二部分在所述第二方向上具有第二尺寸且所述第二尺寸大于所述第一尺寸。所述第三部分在所述隔離區上方。所述第三部分在所述第二方向上具有第三尺寸，且所述第三尺寸大于所述第二尺寸。

在本公開的一方面，一種實例設備包含：有源區，其被隔離區環繞；及柵極電極，其在第一方向上延伸以越過所述有源區。所述柵極電極包含第一、第二及第三部分。所述第一部分在所述有源區上方且在垂直于所述第一方向的第二方向上具有第一柵極長度。所述第二部分在所述隔離區上方且在所述第二方向上具有第二柵極長度。所述第二柵極長度大于所述第一柵極長度。所述第三部分具有與所述第一部分接觸的第一末端及與所述第二部分接觸的與所述第一末端相對的第二末端。