[發明專利]用于形成三維存儲器件的方法

在審

• 申請號: 202080001428.1
• 申請日: 2020-07-07
• 公開（公告）號: CN112585754A
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 張坤
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 楊錫勱;趙磊

1.一種用于形成三維(3D)存儲器件的方法，包括：

依次形成在襯底上的犧牲層、在所述犧牲層上的第一停止層、在所述第一停止層上的具有N阱的P型摻雜半導體層、以及在所述P型摻雜半導體層上的介電堆疊層；

形成各自垂直地延伸穿過所述介電堆疊層和所述P型摻雜半導體層、在所述第一停止層處停止的多個溝道結構；

利用存儲堆疊層替換所述介電堆疊層，使得所述多個溝道結構中的每個溝道結構垂直地延伸穿過所述存儲堆疊層和所述P型摻雜半導體層；

依次去除所述襯底、所述犧牲層和所述第一停止層，以暴露所述多個溝道結構中的每個溝道結構的端部；以及

形成與所述多個溝道結構的所述端部接觸的導電層。

2.根據權利要求1所述的方法，其中，所述導電層包括：

金屬硅化物層，其與所述多個溝道結構的所述端部和所述P型摻雜半導體層接觸；以及

與所述金屬硅化物層接觸的金屬層。

3.根據權利要求2所述的方法，其中，形成所述多個溝道結構包括：

蝕刻各自垂直地延伸穿過所述介電堆疊層和所述P型摻雜半導體層、在所述第一停止層處停止的多個溝道孔；以及

沿著所述多個溝道孔中的每個溝道孔的側壁依次沉積存儲膜和半導體溝道。

4.根據權利要求3所述的方法，其中，形成所述導電層包括：

蝕刻所述存儲膜的鄰接所述P型摻雜半導體層的部分，以形成圍繞所述半導體溝道的部分的凹部；以及

對所述半導體溝道的所述部分進行摻雜。

5.根據權利要求4所述的方法，其中，形成所述導電層還包括：形成在所述凹部中與半導體溝道的被摻雜部分接觸、并且在所述凹部的外部與所述P型摻雜半導體層接觸的所述金屬硅化物層。

6.根據權利要求4所述的方法，其中，形成所述導電層還包括：

將摻雜多晶硅沉積到所述凹部中，以與半導體溝道的被摻雜部分接觸；以及

形成與所述摻雜多晶硅和所述P型摻雜半導體層接觸的所述金屬硅化物層。

7.根據權利要求1所述的方法，其中，所述犧牲層包括第二停止層，并且依次去除所述襯底、所述犧牲層和所述第一停止層包括：

去除所述襯底，在所述第二停止層處停止；以及

去除所述犧牲層的剩余部分，在所述第一停止層處停止。

8.根據權利要求1至7中任一項所述的方法，其中，所述P型摻雜半導體層包括多晶硅，所述介電堆疊層包括交錯的堆疊介電層和堆疊犧牲層，并且利用所述存儲堆疊層替換所述介電堆疊層包括：

蝕刻垂直地延伸穿過所述介電堆疊層、在所述P型摻雜半導體層處停止的開口；以及

穿過所述開口，利用堆疊導電層替換所述堆疊犧牲層，以形成包括交錯的所述堆疊介電層和所述堆疊導電層的所述存儲堆疊層。

9.根據權利要求8所述的方法，還包括：在利用所述存儲堆疊層替換所述介電堆疊層之后，將一種或多種介電材料沉積到所述開口中，以形成垂直地延伸穿過所述存儲堆疊層的絕緣結構。

10.根據權利要求1至9中任一項所述的方法，還包括：在形成所述導電層之后，

形成與所述P型摻雜半導體層接觸的第一源極觸點；以及

形成與所述N阱接觸的第二源極觸點。

11.根據權利要求10所述的方法，還包括：形成互連層，所述互連層包括分別與所述第一源極觸點和所述第二源極觸點接觸的第一互連和第二互連。