[實用新型]一種增強型半導體器件

有效

• 申請號: 202023057904.8
• 申請日: 2020-12-17
• 公開（公告）號: CN213635993U
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 程凱
• 申請（專利權）人: 蘇州晶湛半導體有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/10;H01L29/423;H01L29/778
• 代理公司: 北京布瑞知識產權代理有限公司 11505
• 代理人: 孟潭

本申請提供一種增強型半導體器件，包括：襯底、依次形成在襯底上的p型半導體層以及n型半導體層，所述n型半導體層的柵極區域具有貫穿所述n型半導體層的第一凹槽，暴露出p型半導體層的柵極區域；溝道層，所述溝道層保形地設置在n型半導體層上以及所述第一凹槽內；勢壘層，所述勢壘層保形地設置在溝道層上。增強型半導體器件的結構簡單，重復性好，而且避免給溝道層和勢壘層帶來的雜質和缺陷。

技術領域

本實用新型涉及半導體領域，具體而言，涉及一種增強型半導體器件。

背景技術

以GaN為代表的寬禁帶半導體材料具有較高的飽和電子速度和較寬的帶隙。

GaN基材料的增強型器件在高壓開關和高速射頻電路領域具有廣泛的應用。習知技術中，為實現增強型器件，常用的技術方案包括：減薄勢壘層厚度；刻蝕部分柵下勢壘層；柵下勢壘層區域注入氟離子；柵下勢壘層上設置p型半導體等。但這些方法都有不足之處：減薄勢壘層會降低整個溝道區域的二維電子氣濃度，導致器件的飽和電流較??；將柵下勢壘層刻蝕部分會較難控制刻蝕深度，且刻蝕損傷會導致柵極漏電流偏大；柵下區域注入氟離子難以實現高閾值電壓，且氟離子穩定性不好，對器件的高壓和高溫可靠性有影響；柵極下設置p型半導體，需要刻蝕除柵極區域外的p型半導體，如何實現刻蝕厚度的精確控制從而不對勢壘層造成損失是非常難以實現的，且刻蝕中帶來的缺陷以及p型鋁鎵氮中殘余的鎂原子，會引起嚴重的電流崩塌效應。

實用新型內容

有鑒于此，本申請提供一種增強型半導體器件以解決刻蝕p型半導體帶來的器件性能不穩定的問題。

本申請的目的為提供一種增強型半導體器件，包括：

襯底；

p型半導體層，所述p型半導體層設置在所述襯底上；

n型半導體層，所述n型半導體層設置在所述p型半導體層上，所述n型半導體層的柵極區域具有第一凹槽，所述第一凹槽貫穿所述n型半導體層；

溝道層，所述溝道層保形地設置在n型半導體層上以及所述第一凹槽內；

勢壘層，所述勢壘層保形地設置在溝道層上。

作為可選的技術方案，所述的增強型半導體器件還包括：

位于所述勢壘層源極區域的源極、位于所述勢壘層柵極區域的柵極以及位于所述勢壘層漏極區域的漏極。

作為可選的技術方案，所述p型半導體層、所述n型半導體層、所述溝道層及所述勢壘層為GaN基材料。

作為可選的技術方案，所述n型半導體層的厚度為12－20nm。

作為可選的技術方案，所述的增強型半導體器件，還包括非故意摻雜的氮化物，所述非故意摻雜的氮化物位于所述p型半導體層上，所述第一凹槽貫穿所述n型半導體層，暴露出所述非故意摻雜的氮化物的柵極區域。

本申請揭示的該增強型半導體器件，p型半導體層在柵極區域被激活，可耗盡溝道層和勢壘層在柵極區域處的二維電子氣，從而實現增強型器件。

本申請揭示的該增強型半導體器件，通過將p型半導體層設置在溝道層下方，避免給勢壘層帶來的雜質和缺陷，從而可以有更穩定和均勻的閾值電壓，也無需擔心刻蝕凹槽時需精確控制刻蝕深度以免對勢壘層造成刻蝕損失的問題。

在本申請揭示的增強型半導體器件，通過n型半導體層的設置，可以對后續溝道層起到很好的保護作用。p型半導體層中摻雜的p型雜質元素，會擴散到后續制備的半導體層中，通過n型半導體層的設置，可以起到很好的緩沖作用，防止p型半導體層中的p型雜質元素進入溝道層中，影響溝道層中二維電子氣的濃度及器件的工作性能。