[實用新型]一種封裝結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 202022971826.6
• 申請日: 2020-12-11
• 公開（公告）號: CN214672592U
• 公開（公告）日: 2021-11-09
• 發(fā)明（設(shè)計）人: 吳莉亞;劉敏;林雷
• 申請（專利權(quán)）人: 江蘇長電科技股份有限公司
• 主分類號: H01L23/49
• 分類號: H01L23/49;H01L23/495;H01L25/00
• 代理公司: 北京中濟(jì)緯天專利代理有限公司 11429
• 代理人: 趙海波

1.一種封裝結(jié)構(gòu)，其特征在于：它包括分布于封裝結(jié)構(gòu)兩側(cè)的第一引腳（2），相對且位于邊緣位置的至少兩組第一引腳（2）通過打凹形成凸臺（3），所述凸臺（3）上通過電性結(jié)合材料（6）設(shè)置有上層元器件（7），未被打凹的第一引腳（2）通過電性連接部（5）電性連接有下層芯片（4），所述第一引腳（2）、下層芯片（4）、電性連接部（5）、上層元器件（7）外圍包封有塑封料（8）。

2.根據(jù)權(quán)利要求1所述的一種封裝結(jié)構(gòu)，其特征在于：相對且位于邊緣的第一引腳（2）相連。

3.根據(jù)權(quán)利要求2所述的一種封裝結(jié)構(gòu)，其特征在于：相對且位于邊緣位置的第一引腳（2）通過打凹形成單個或兩個凸臺（3）。

4.根據(jù)權(quán)利要求3所述的一種封裝結(jié)構(gòu)，其特征在于：當(dāng)相對且位于邊緣位置的第一引腳（2）通過打凹形成兩個凸臺（3）時，兩個凸臺（3）之間形成凹陷區(qū)域（9）。

5.根據(jù)權(quán)利要求4所述的一種封裝結(jié)構(gòu)，其特征在于：兩個凸臺（3）之間的凹陷區(qū)域（9）中間可以斷開。

6.根據(jù)權(quán)利要求1所述的一種封裝結(jié)構(gòu)，其特征在于：還包括基島（1），所述基島（1）設(shè)置于第一引腳（2）中間，所述基島（1）通過基島連筋（10）延伸至封裝結(jié)構(gòu)的外邊緣。

7.根據(jù)權(quán)利要求6所述的一種封裝結(jié)構(gòu)，其特征在于：所述基島連筋（10）可以設(shè)置信號接腳并由電性連接部（5）與下層芯片（4）電性連接。

8.根據(jù)權(quán)利要求1~7中任一所述的一種封裝結(jié)構(gòu)，其特征在于：所述下層芯片（4）為正裝芯片，所述下層芯片（4）設(shè)置于基島（1）或未被打凹的第一引腳（2）上。

9.根據(jù)權(quán)利要求1~5中任一所述的一種封裝結(jié)構(gòu)，其特征在于：所述下層芯片（4）為倒裝芯片，所述下層芯片（4）設(shè)置于未被打凹的第一引腳（2）上。

10.根據(jù)權(quán)利要求4所述的一種封裝結(jié)構(gòu)，其特征在于：所述凹陷區(qū)域（9）遠(yuǎn)離下層芯片（4）的一側(cè)設(shè)置有多個第二引腳（11），第二引腳（11）通過電性連接部（5）與下層芯片（4）電性連接。

11.根據(jù)權(quán)利要求1~7中任一所述的一種封裝結(jié)構(gòu)，其特征在于：當(dāng)下層芯片（4）為正裝芯片時，所述電性連接部（5）為焊線，當(dāng)下層芯片（4）為倒裝芯片時，所述電性連接部（5）為焊球。

12.根據(jù)權(quán)利要求1所述的一種封裝結(jié)構(gòu)，其特征在于：所述上層元器件（7）為被動上層元器件或倒裝芯片。