[實用新型]具有指令年齡比較功能的仲裁電路有效
| 申請號： | 202022585380.3 | 申請日： | 2020-11-10 |
| 公開（公告）號： | CN213482863U | 公開（公告）日： | 2021-06-18 |
| 發明（設計）人： | 郇丹丹 | 申請（專利權）人： | 北京微核芯科技有限公司 |
| 主分類號： | G06F9/305 | 分類號： | G06F9/305;G06F9/38 |
| 代理公司： | 北京清亦華知識產權代理事務所(普通合伙) 11201 | 代理人： | 張大威 |
| 地址： | 100000 北京市海淀區*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 具有 指令 年齡 比較 功能 仲裁 電路 | ||
【權利要求書】：
1.一種具有指令年齡比較功能的仲裁電路，其特征在于，所述仲裁電路用于亂序處理器的亂序隊列中指令的年齡信息的大小比較，包括：
與用于記錄亂序處理器中所有指令的寄存器隊列地址相連的多個異或門，其中，異或門的一個輸入端與寄存器隊列地址前面增加的最高位相連，另一個輸入端與寄存器隊列的讀指針增加的最高位相連，將異或后得到的地址作為指令的年齡信息；
多個第一級比較器，每個第一級比較器的兩個輸入端分別與相鄰的兩個異或門的輸出端相連，以比較兩條指令的年齡信息，判斷得到指令年齡的新老。
2.根據權利要求1所述的仲裁電路，其特征在于，所述寄存器隊列為重定序緩存或轉移重定序緩存。
3.根據權利要求1所述的仲裁電路，其特征在于，還包括：
多個第二級至第N級比較器，在后比較器的兩個輸入端分別與在前兩個相鄰比較器的輸出端相連，以比較得到所有指令年齡的新老，其中，N大于等于2。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于北京微核芯科技有限公司，未經北京微核芯科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202022585380.3/1.html，轉載請聲明來源鉆瓜專利網。
