[實用新型]晶圓的測試結構

有效

• 申請號: 202022354032.5
• 申請日: 2020-10-21
• 公開（公告）號: CN213958950U
• 公開（公告）日: 2021-08-13
• 發明（設計）人: 周源;張小麟;李靜怡;朱林迪;梁維佳;常東旭;楊欞鑫;王超;于江勇
• 申請（專利權）人: 北京燕東微電子科技有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01B7/00;G01B7/02
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;楊思雨

本專利申請公開一種晶圓的測試結構，該晶圓包括至少一個半導體器件，半導體器件具有套刻的第一結構和第二結構；該測試結構包括：多個第一導電單元；多個第一導電插塞，與多個第一導電單元一一對應；第一電極，分別與每個第一導電單元電連接；以及測試電極，分別與每個第一導電插塞電連接，并與第一電極間隔設置，使得第一電極與測試電極之間具有第一電阻，其中，沿第一方向，隨著第一結構與第二結構之間相對位置的偏差增大，第一導電單元與第一導電插塞接觸的數量遞增或遞減，使第一電阻的電阻值隨之改變；第一方向垂直于晶圓的厚度方向。此測試結構，在完成器件制程后通過測量導電單元構成的電阻確定第一結構與第二結構之間相對偏差距離與方向。

技術領域

本申請涉及半導體器件制造領域，更具體地，涉及晶圓的測試結構。

背景技術

半導體器件的制造過程非常復雜，通常需要在晶圓表面施加數百道甚至上千次各種不同工藝過程，從而在晶圓上制作出各種具備特定電學特性的半導體器件。為了保證器件的加工過程更加順利，通常會在晶圓的無效區域，例如劃片道(Scribe Lane)中，設計和制作各種監控圖形，并通過光學測量手段對加工工藝的結果進行檢測。

重合精度是半導體器件的制程中最重要的過程參數之一，該參數可以表征兩次光刻步驟對應的兩個結構之間的相對位置偏差。一個半導體器件的制程通常需要經過幾次到數十次不等的光刻步驟，工程師在設計器件時通常考慮了極限的重合精度要求，并以此作為層與層之間的套準余量，從而要求光刻工藝各個層間套準時控制重合精度參數，一旦超出極限的重合精度，器件可能面臨性能退化或失效。有經驗的光刻工程師通常會在每一層光刻時，利用光學測量的方法對特定位置的監控圖形進行測量，以盡量保證該次光刻輸出合格的版層圖形，但即使經過嚴格的測試，依舊無法保證所有圖形的套刻都是受控的。當半導體器件制作完成，大部分監控圖形變得無法通過光學方法識別，有些甚至無法留存在晶圓上，因此無法再進行重合精度的提取，一旦器件發生失效，將無法直接判斷是否為重合精度的問題。

因此，希望提供一種改進的晶圓測試結構，以便在完成器件制作后依然可以提取出表征兩次光刻步驟對應的兩個結構的相對位置偏差的參數。

實用新型內容

有鑒于此，本實用新型提供了一種改進的晶圓測試結構，在完成器件制程后可通過測量導電單元構成的電阻值確定半導體器件的第一結構與第二結構之間的相對偏差距離與方向。

根據本實用新型實施例提供的一種晶圓的測試結構，晶圓包括至少一個半導體器件，半導體器件具有套刻的第一結構和第二結構；測試結構包括：多個第一導電單元；多個第一導電插塞，與多個第一導電單元一一對應；第一電極，分別與每個第一導電單元電連接；以及測試電極，分別與每個第一導電插塞電連接，并與第一電極間隔設置，使得第一電極與測試電極之間具有第一電阻，其中，沿第一方向，隨著第一結構與第二結構之間相對位置的偏差增大，第一導電單元與第一導電插塞接觸的數量遞增或遞減，使第一電阻的電阻值隨之改變；第一方向垂直于晶圓的厚度方向。

可選地，還包括：多個第二導電單元；多個第二導電插塞，與多個第二導電單元一一對應；以及第二電極，分別與每個第二導電單元電連接，上述測試電極還分別與每個第二導電插塞電連接，并與第二電極間隔設置，使得第二電極與測試電極之間具有第二電阻，其中，沿第一方向，第一導電單元與第二導電單元分別位于測試電極的兩側，且第二導電單元與第二導電插塞接觸的數量隨著第一結構與第二結構之間相對位置的偏差增大而遞增或遞減，使第二電阻的電阻值隨之改變。

可選地，沿第一方向，在第一結構與第二結構之間的相對距離不超過預設值的情況下，第一電阻與第二電阻的電阻值相同；在第一結構與第二結構之間的相對距離大于預設值的情況下，隨著第一結構與第二結構之間相對位置的偏差增大，第一電阻與第二電阻的電阻值變化的趨勢相反，且變化量相同。

可選地，第一導電單元的數量為2n+1，其中n為正整數；在第一結構與第二結構之間的相對距離不超過預設值的情況下，第一導電單元與第一導電插塞接觸的數量為n+1。