[實(shí)用新型]基于FPGA的用于廣播級(jí)的異步四分割監(jiān)視器

有效

• 申請(qǐng)?zhí)枺?/td>: 202022172977.5
• 申請(qǐng)日: 2020-09-28
• 公開(kāi)（公告）號(hào): CN212785629U
• 公開(kāi)（公告）日: 2021-03-23
• 發(fā)明（設(shè)計(jì)）人: 章兵
• 申請(qǐng)（專利權(quán)）人: 深圳市康維訊視頻科技有限公司
• 主分類號(hào): H04N7/18
• 分類號(hào): H04N7/18;H04N7/01;H04N5/262;H04N5/265;H04N9/64;H04N5/04
• 代理公司: 廣州匯航專利代理事務(wù)所(普通合伙) 44537
• 代理人: 張靜

本實(shí)用新型提供基于FPGA的用于廣播級(jí)的異步四分割監(jiān)視器，包括：四路SDI/HDMI2.0編解碼模塊，用于對(duì)FPGA信號(hào)解碼并將解碼出來(lái)的數(shù)據(jù)重新排列；輸入通道數(shù)據(jù)交叉選擇模塊，用于單通道輸入全屏顯示時(shí)的輸入通道選擇；四路視頻縮放/去隔行模塊，用于對(duì)獨(dú)立通道的視頻進(jìn)行縮放以及自適應(yīng)去隔行；四路圖像增強(qiáng)/顏色管理模塊，用于調(diào)節(jié)獨(dú)立通道的圖像亮度、對(duì)比度、銳度、色溫的調(diào)節(jié)及實(shí)現(xiàn)基于六面體插值算法的3D?LUT；視頻疊加/拼接同步模塊；存儲(chǔ)器模塊；屏接口編碼輸出顯示模塊；總線控制模塊，用于對(duì)上述模塊形成視頻流通路。本實(shí)用新型能自動(dòng)調(diào)整不同輸入信號(hào)的相位差的監(jiān)視器，高分辨率接收，降低設(shè)備成本，具有極大的經(jīng)濟(jì)價(jià)值和設(shè)備效益。

技術(shù)領(lǐng)域

本實(shí)用新型涉及監(jiān)視器技術(shù)領(lǐng)域，具體涉及一種基于FPGA的用于廣播級(jí)的異步四分割監(jiān)視器。

背景技術(shù)

監(jiān)視器作為廣電領(lǐng)域的重要硬件設(shè)備，在調(diào)色，制作，播出中扮演者重要角色，一臺(tái)好的監(jiān)視器除了有各做不能的輸入暑促接口，還具有強(qiáng)大的顏色管理功能，各種輔助工具等，它能能在調(diào)色，制作，播出中提高生產(chǎn)力。而目前傳統(tǒng)的監(jiān)視器不能同時(shí)接收4路12GSDI信號(hào)，且受帶寬影響，不能4路信號(hào)同時(shí)接收任意分辨率大小的信號(hào)，且受使用環(huán)境的影響，4路輸入信號(hào)因?yàn)榻?jīng)過(guò)中間設(shè)備的路由而造成相位差。

實(shí)用新型內(nèi)容

為了克服上述現(xiàn)有技術(shù)存在的問(wèn)題，本實(shí)用新型提供基于FPGA的用于廣播級(jí)的異步四分割監(jiān)視器。

本實(shí)用新型的技術(shù)方案是：

基于FPGA的用于廣播級(jí)的異步四分割監(jiān)視器，包括：

四路SDI/HDMI2.0編解碼模塊，用于對(duì)FPGA信號(hào)解碼并將解碼出來(lái)的數(shù)據(jù)重新排列；

輸入通道數(shù)據(jù)交叉選擇模塊，用于單通道輸入全屏顯示時(shí)的輸入通道選擇；

四路視頻縮放/去隔行模塊，用于對(duì)獨(dú)立通道的視頻進(jìn)行縮放以及自適應(yīng)去隔行；

四路圖像增強(qiáng)/顏色管理模塊，用于調(diào)節(jié)獨(dú)立通道的圖像亮度、對(duì)比度、銳度、色溫的調(diào)節(jié)及實(shí)現(xiàn)基于六面體插值算法的3D-LUT；

視頻疊加/拼接同步模塊，根據(jù)不同的同步輸出功能選擇同步時(shí)鐘來(lái)作為存儲(chǔ)器模塊的同步參考時(shí)鐘；

存儲(chǔ)器模塊，用于對(duì)四路SDI/HDMI2.0編解碼模塊的解碼信號(hào)同步；

屏接口(Lvds/V-by-one)編碼輸出顯示模塊；用于實(shí)現(xiàn)四路不同分辨率的四分割同步顯示；

總線控制模塊，用于對(duì)上述模塊形成視頻流通路；

所述SDI/HDMI2.0編解碼模塊輸出輸出端連接輸入通道數(shù)據(jù)交叉選擇模塊，輸入通道數(shù)據(jù)交叉選擇模塊的輸出端連接四路視頻縮放/去隔行模塊，四路視頻縮放/去隔行模塊的輸出端連接四路圖像增強(qiáng)/顏色管理模塊，四路圖像增強(qiáng)/顏色管理模塊的輸出端連接視頻疊加/拼接同步模塊，視頻疊加/拼接同步模塊的輸出端連接屏接口編碼輸出顯示模塊；

所述總線控制模塊與所述四路SDI/HDMI2.0編解碼模塊，輸入通道數(shù)據(jù)交叉選擇模塊、四路視頻縮放/去隔行模塊、四路圖像增強(qiáng)/顏色管理模塊、視頻疊加/拼接同步模塊、存儲(chǔ)器模塊，屏接口編碼輸出顯示模塊連接。

作為本實(shí)用新型的進(jìn)一步技術(shù)方案為，所述SDI/HDMI2.0編解碼模塊對(duì) FPGA的高速SerDes信號(hào)解碼為12G SDI和HDMI2.0，并將解碼出來(lái)的數(shù)據(jù)根據(jù)SMPTE協(xié)議重新排列以獲得四通道YUV444格式的信號(hào)用作后端的視頻處理數(shù)據(jù)。

作為本實(shí)用新型的進(jìn)一步技術(shù)方案為，所述視頻縮放/去隔行模塊根據(jù)圖像靜止和運(yùn)動(dòng)情況采用時(shí)間插值算法和空間插值算法，當(dāng)相鄰兩場(chǎng)中的圖像靜止時(shí)，采用時(shí)間插值算；當(dāng)相鄰場(chǎng)中存在運(yùn)動(dòng)景物時(shí)，采用空間插值。