[實用新型]基于FPGA的用于廣播級的異步四分割監視器

有效

• 申請號: 202022172977.5
• 申請日: 2020-09-28
• 公開（公告）號: CN212785629U
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 章兵
• 申請（專利權）人: 深圳市康維訊視頻科技有限公司
• 主分類號: H04N7/18
• 分類號: H04N7/18;H04N7/01;H04N5/262;H04N5/265;H04N9/64;H04N5/04
• 代理公司: 廣州匯航專利代理事務所(普通合伙) 44537
• 代理人: 張靜

1.基于FPGA的用于廣播級的異步四分割監視器，其特征在于，包括：

四路SDI/HDMI2.0編解碼模塊，用于對FPGA信號解碼并將解碼出來的數據重新排列；

輸入通道數據交叉選擇模塊，用于單通道輸入全屏顯示時的輸入通道選擇；

四路視頻縮放/去隔行模塊，用于對獨立通道的視頻進行縮放以及自適應去隔行；

四路圖像增強/顏色管理模塊，用于調節獨立通道的圖像亮度、對比度、銳度、色溫的調節及實現基于六面體插值算法的3D-LUT；

視頻疊加/拼接同步模塊，根據不同的同步輸出功能選擇同步時鐘來作為存儲器模塊的同步參考時鐘；

存儲器模塊，用于對四路SDI/HDMI2.0編解碼模塊的解碼信號同步；

屏接口編碼輸出顯示模塊；用于實現四路不同分辨率的四分割同步顯示；

總線控制模塊，用于對上述模塊形成視頻流通路；

所述SDI/HDMI2.0編解碼模塊輸出輸出端連接輸入通道數據交叉選擇模塊，輸入通道數據交叉選擇模塊的輸出端連接四路視頻縮放/去隔行模塊，四路視頻縮放/去隔行模塊的輸出端連接四路圖像增強/顏色管理模塊，四路圖像增強/顏色管理模塊的輸出端連接視頻疊加/拼接同步模塊，視頻疊加/拼接同步模塊的輸出端連接屏接口編碼輸出顯示模塊；

所述總線控制模塊與所述四路SDI/HDMI2.0編解碼模塊，輸入通道數據交叉選擇模塊、四路視頻縮放/去隔行模塊、四路圖像增強/顏色管理模塊、視頻疊加/拼接同步模塊、存儲器模塊，屏接口編碼輸出顯示模塊連接。

2.根據權利要求1所述的異步四分割監視器，其特征在于，所述SDI/HDMI2.0編解碼模塊對FPGA的高速SerDes信號解碼為12G SDI和HDMI2.0，并將解碼出來的數據根據SMPTE協議重新排列以獲得四通道YUV444格式的信號用作后端的視頻處理數據。

3.根據權利要求1所述的異步四分割監視器，其特征在于，還包括同步鎖相模塊，所述同步鎖相模塊包括：

時間管理模塊，調整輸出圖像的像素時鐘頻率用于同步輸入場信號和輸出圖像的場信號即PIVS和POVS；

幀率轉換模塊，通過比較POVS和PIVS的相位差，并調整從輸入圖像的脈沖信號POFLD引腳輸出的PWM脈沖的占空比來改變VCXO的輸入電壓，來控制輸出圖像的像素時鐘POCLK的頻率；

視頻時序產生模塊，當PWM脈沖的占空比變大或者變小時，低通濾波器的輸出電壓變高或者變低，而VCXO的輸出頻率變高或者變低，以控制輸出圖像的場信號POVS的相位和頻率。

4.根據權利要求1所述的異步四分割監視器，其特征在于，還包括：相位差自動調整模塊，所述相位差自動調整模塊根據FPGA解碼出SDI的延遲信息計算出窗體滑動位置，動態調整窗體位置并填充緩存。