[實用新型]異構多核處理器的時鐘模塊和異構多核處理系統

有效

• 申請號: 202021835688.2
• 申請日: 2020-08-28
• 公開（公告）號: CN213582080U
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 顏軍;黃仕林;顏志宇;龔永紅;唐芳福;張業強
• 申請（專利權）人: 珠海歐比特宇航科技股份有限公司
• 主分類號: G06F1/3234
• 分類號: G06F1/3234;G06F1/10
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 鄭晨鳴

1.一種異構多核處理器的時鐘模塊，其特征在于，包括：

多個第一IP時鐘域(100)，分別用于輸出相應的第一時鐘信號；

第二IP時鐘域(200)，用于輸出至少一個第二時鐘信號，所述第二時鐘信號的頻率低于所述第一時鐘信號；

其中，所述第一IP時鐘域(100)和所述第二IP時鐘域(200)均包括鎖相環單元(110)、第一分頻器(120)、第一時鐘門控單元(130)和第一時鐘切換單元(140)，所述鎖相環單元(110)的輸入端用于接收第一外部時鐘信號，所述第一分頻器(120)和所述第一時鐘門控單元(130)串聯連接后的第一端與所述鎖相環單元(110)的輸出端連接，所述第一分頻器(120)和所述第一時鐘門控單元(130)串聯后的第二端與所述第一時鐘切換單元(140)的第一輸入端連接，所述第一時鐘切換單元(140)的第二輸入端用于接收所述第一外部時鐘信號，所述第一時鐘切換單元(140)的輸出端用于輸出相應的時鐘信號或者通過至少一個第二分頻器(150)輸出相應的時鐘信號。

2.根據權利要求1所述的異構多核處理器的時鐘模塊，其特征在于，所述第一IP時鐘域(100)為ARM時鐘域(101)、SPARC時鐘域(102)、AI時鐘域(103)、多媒體時鐘域(104)、RapidIO時鐘域(105)、攝像頭連接時鐘域(106)或以太網時鐘域(107)。

3.根據權利要求2所述的異構多核處理器的時鐘模塊，其特征在于，在所述ARM時鐘域(101)中，所述第二分頻器(150)的數量為三個，三個所述第二分頻器(150)分別用于10分頻、4分頻和2分頻。

4.根據權利要求1所述的異構多核處理器的時鐘模塊，其特征在于，在所述第二IP時鐘域(200)中，所述第二分頻器(150)還連接有第二時鐘門控單元(210)。

5.根據權利要求4所述的異構多核處理器的時鐘模塊，其特征在于，所述第二時鐘門控單元(210)還連接有第二時鐘切換單元(220)，并連接于所述第二時鐘切換單元(220)的第一輸入端，所述第二時鐘切換單元(220)的第二輸入端與所述第一時鐘切換單元(140)的輸出端連接，所述第二時鐘切換單元(220)的輸出端用于輸出相應的所述第一時鐘信號。

6.根據權利要求1所述的異構多核處理器的時鐘模塊，其特征在于，還包括實時時鐘域(300)，所述實時時鐘域(300)包括片內振蕩器(310)和RTC單元(320)，所述片內振蕩器(310)的輸入端用于接收第二外部時鐘信號，所述片內振蕩器(310)的輸出端與所述RTC單元(320)連接。

7.一種異構多核處理系統，其特征在于，包括權利要求1至6任意一項所述的異構多核處理器的時鐘模塊以及多個IP，每個IP的時鐘信號端與對應的IP時鐘域連接。