[實(shí)用新型]一種用于PMOS管的襯底電位選擇電路

有效

• 申請?zhí)枺?/td>: 202021195331.2
• 申請日: 2020-06-24
• 公開（公告）號: CN212305284U
• 公開（公告）日: 2021-01-05
• 發(fā)明（設(shè)計(jì)）人: 周威威;尹喜珍
• 申請（專利權(quán)）人: 上海芯跳科技有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 上海融力天聞律師事務(wù)所 31349
• 代理人: 張一超

本實(shí)用新型公開了一種用于PMOS管的襯底電位選擇電路，屬于電子領(lǐng)域。用于PMOS管的襯底電位選擇電路可以在芯片正常工作時(shí)，輸入電源(第一電源)電位高于輸出電源(第二電源)電位，第二PMOS管導(dǎo)通，第三PMOS管關(guān)斷，襯底電位選擇為輸入電源的電位。當(dāng)芯片輸入電源異常掉電時(shí)，輸入電源電位低于輸出電源電位，第二PMOS管關(guān)斷，第三PMOS管導(dǎo)通，襯底電位選擇為輸出電源的電位。避免芯片異常掉電時(shí)PMOS管漏端寄生二極管正向?qū)óa(chǎn)生的反向漏電流。用于PMOS管的襯底電位選擇電路可以替換掉肖特基二極管，使PMOS管的襯底電位始終為芯片中的最高電位，消除了反向漏電流的消除了反向漏電流。

技術(shù)領(lǐng)域

本實(shí)用新型涉及電子領(lǐng)域，尤其涉及一種用于PMOS管的襯底電位選擇電路。

背景技術(shù)

目前的大多數(shù)電源管理芯片中通常采用PMOS管作為輸出管，如圖1所示，一般將PMOS管的漏極端與電源輸入端口VCC相連，源極端與電源輸出端口VDD相連，柵極由內(nèi)部電路驅(qū)動(dòng)，而該P(yáng)MOS管的襯底通過二極管D1與漏極端相連，該二極管D1通常為肖特基二極管。在正常情況下，芯片的電源輸入端口電位高于電源輸出端口電位，PMOS管的源極端寄生二極管D2反偏，不會(huì)產(chǎn)生漏電流。當(dāng)芯片的電源輸入端口出現(xiàn)異常掉電時(shí)，電源輸入端口電位低于電源輸出端口電位，PMOS的源極端寄生二極管導(dǎo)通，但是從PMOS管襯底到漏極端的肖特基二極管會(huì)反偏，阻止反向漏電流。但是這種解決方法需要集成電路工藝支持制作肖特基二極管，并且制作肖特基二極管需要額外的MASK層，增加芯片成本。此外在正常工作時(shí)，連接在PMOS管漏極端和襯底的肖特基二極管會(huì)產(chǎn)生電壓降，不可避免的會(huì)引起PMOS的背柵效應(yīng)，降低電路性能。

發(fā)明內(nèi)容

針對現(xiàn)上述問題，現(xiàn)提供一種可以替換掉肖特基二極管，使PMOS管的襯底電位始終為芯片中的最高電位，避免芯片輸入電源VCC異常掉電時(shí)PMOS管的漏端寄生二極管正向?qū)?，消除了反向漏電流，而且不?huì)引起背柵效應(yīng)的用于PMOS管的襯底電位選擇電路。

本實(shí)用新型提供了一種用于PMOS管的襯底電位選擇電路，包括：

第一PMOS管，所述第一PMOS管的襯底和所述第一PMOS管的漏極連接第一電源；

第一NMOS管，所述第一NMOS管的漏極與所述第一PMOS管的源極連接，所述第一NMOS管的襯底與所述第一NMOS管的源極連接接地，所述第一NMOS管的柵極與所述第一PMOS管的柵極連接共同連接第二電源；

反相器，包括輸入端和輸出端；

第二PMOS管，所述第二PMOS管的柵極與所述反相器的輸出端連接，所述第二PMOS管的襯底與所述第二PMOS管的源極連接，所述第二PMOS管的漏極與所述第一PMOS管的漏極共同連接所述第一電源；

第三PMOS管，所述第三PMOS管的柵極與所述第一NMOS管的漏極、所述第一PMOS管的源極和所述反相器的輸入端連接，所述第三PMOS管襯底與所述第三PMOS管漏極、所述第二PMOS管的襯底和所述第二PMOS管的源極共同連接形成選擇輸出端，所述第三PMOS管的源極連接所述第二電源。

優(yōu)選的，所述反相器還包括：

第四PMOS管，所述第四PMOS管的襯底與所述第四PMOS管的漏極共同連接第二電源；

第二NMOS管，所述第二NMOS管的柵極與所述第四PMOS管的柵極形成所述反相器的輸入端，所述第二NMOS管的襯底與所述第二NMOS管的源極連接接地，所述第二NMOS管的漏極與所述第四PMOS管的源極共同形成所述反相器的輸出端。

上述技術(shù)方案的有益效果：