[實(shí)用新型]一種主從可配置的Hart接口電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202021085302.0
• 申請(qǐng)日: 2020-06-12
• 公開（公告）號(hào): CN211930788U
• 公開（公告）日: 2020-11-13
• 發(fā)明（設(shè)計(jì)）人: 周國順;李崧
• 申請(qǐng)（專利權(quán)）人: 大連東軟信息學(xué)院
• 主分類號(hào): H04Q1/02
• 分類號(hào): H04Q1/02
• 代理公司: 大連至誠專利代理事務(wù)所(特殊普通合伙) 21242
• 代理人: 涂文詩;鄧珂

本實(shí)用新型實(shí)施例公開了一種主從可配置的Hart接口電路，其包括：Hart從模式電路、Hart主模式電路、Hart信號(hào)濾波電路、Hart調(diào)制解調(diào)器、主控器以及電源電路；其中，所述Hart從模式電路，其一端電連接Hart從終端的接線端，另一端電連接Hart調(diào)制解調(diào)器；所述Hart主模式電路，其一端電連接Hart主終端的接線端，另一端電連接Hart調(diào)制解調(diào)器；所述Hart信號(hào)濾波電路與所述Hart調(diào)制解調(diào)器電連接；所述Hart調(diào)制解調(diào)器電連接所述主控器。本實(shí)用新型可以根據(jù)需求靈活配置對(duì)應(yīng)的的接口電路，實(shí)現(xiàn)與工業(yè)現(xiàn)場總線的數(shù)字通訊；同時(shí)還可以簡化工程人員的產(chǎn)品設(shè)計(jì)，在不增加成本的前提下，為用戶提供主從可配置的hart接口電路。

技術(shù)領(lǐng)域

本實(shí)用新型涉及通信接口技術(shù)領(lǐng)域，尤其涉及一種主從可配置的Hart接口電路。

背景技術(shù)

原來的老式模擬變送器逐漸退出了歷史舞臺(tái)，取而代之是以微控制器為數(shù)據(jù)處理和控制核心的智能變送器。智能變送器擴(kuò)展了模擬變送器的功能，不僅提高了測量精度和工作可靠性，還可以很容易地實(shí)現(xiàn)線性化處理、溫度補(bǔ)償、自動(dòng)零點(diǎn)和量程調(diào)整及數(shù)字通信等功能。

由于工業(yè)現(xiàn)場使用4～20mA標(biāo)準(zhǔn)的變送器仍大量存在，考慮到與標(biāo)準(zhǔn)模擬信號(hào)的兼容性，美國Rosemount公司提出了HART通信協(xié)議。目前，HART協(xié)議己成為全球應(yīng)用最為廣泛的現(xiàn)場通信協(xié)議之一。

目前，現(xiàn)有的基于HART調(diào)制解調(diào)器電路設(shè)計(jì)相當(dāng)復(fù)雜，且根據(jù)應(yīng)用需求基本上是采用從模式的智能變送器較多。但是，若遇到需要對(duì)現(xiàn)場執(zhí)行器通過4-20mA進(jìn)行控制并可以配置控制參數(shù)的要求，這就要額外采用HART主模式接口電路。

發(fā)明內(nèi)容

基于此，為解決在現(xiàn)有技術(shù)存在的不足，特提出了一種主從可配置的hart接口電路。

一種主從可配置的Hart接口電路，其特征在于，包括：Hart從模式電路、Hart主模式電路、Hart信號(hào)濾波電路、Hart調(diào)制解調(diào)器、主控器以及電源電路；其中所述Hart從模式電路，其一端電連接Hart從終端的接線端，另一端電連接Hart調(diào)制解調(diào)器；所述Hart主模式電路，其一端電連接Hart主終端的接線端，另一端電連接Hart調(diào)制解調(diào)器；所述Hart信號(hào)濾波電路與所述Hart調(diào)制解調(diào)器電連接；所述Hart調(diào)制解調(diào)器電連接所述主控器。

可選的，在其中一個(gè)實(shí)施例中，所述Hart調(diào)制解調(diào)器與主控器之間通過UART接口以及SPI接口實(shí)現(xiàn)連接。

可選的，在其中一個(gè)實(shí)施例中，所述Hart信號(hào)濾波電路采用帶通濾波器。

可選的，在其中一個(gè)實(shí)施例中，所述Hart調(diào)制解調(diào)器采用NCN5193 CMOS調(diào)制解調(diào)器。

可選的，在其中一個(gè)實(shí)施例中，所述Hart主模式電路包括：第一電阻R16、第二電阻R17、第三電阻R18、第四電阻R19、第五電阻R20、第六電阻R21、第七電阻R22、第一PNP晶體管Q2、第一模擬開關(guān)U2、第一電容C8、第二電容C9、第一運(yùn)算放大器AS2A；其中，所述第一電阻R16一端連接RTS引腳，另一端連接第一PNP晶體管Q2的基極；所述第一PNP晶體管Q2的發(fā)射極連接電源，集電極連接第一運(yùn)算放大器AS2A的同相輸入端；所述第二電阻R17一端連接第一PNP晶體管Q2的集電極，另一端接地；所述第五電阻R20一端連接ARTF引腳，另一端連接第一運(yùn)算放大器AS2A的同相輸入端；所述第一運(yùn)算放大器AS2A的反相輸入端接地，其輸出端連接第一模擬開關(guān)U2的動(dòng)端；第一模擬開關(guān)U2其中一個(gè)不動(dòng)端經(jīng)由第一電容C8連接Hart主終端的LOOP+接線端，另一不動(dòng)端連接第一PNP晶體管Q2的集電極；所述第三電阻R18一端連接ADC引腳，另一端連接Hart主終端的LOOP+接線端；所述第四電阻R19一端連接所述第三電阻R18，另一端連接Hart主終端的LOOP-接線端；所述第六電阻R21一端經(jīng)由第七電阻R22連接T×AM引腳；所述第二電容C9一端連接所述第一運(yùn)算放大器AS2A的輸出端，另一端連接所述第一運(yùn)算放大器AS2A的反相輸入端。