[實用新型]一種多航空總線接口驅動裝置

有效

• 申請號: 202020683651.6
• 申請日: 2020-04-29
• 公開（公告）號: CN212391718U
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 張強;趙文俊;黃家成;陶祁
• 申請（專利權）人: 中國人民解放軍空軍工程大學航空機務士官學校
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 鄭州金成知識產權事務所(普通合伙) 41121
• 代理人: 郭增欣

1.一種多航空總線接口驅動裝置，包括上位機、電源模塊、綜合控制器和模擬電路模塊，其特征是：所述電源模塊與所述綜合控制器連接，所述綜合控制器包括DSP模塊和FPGA模塊，所述上位機通過CAN總線與DSP模塊連接，所述DSP模塊采用并行總線通信的方式與SRAM存儲器連接，所述DSP模塊通過數據線地址線和控制信號線與所述FPGA模塊連接，所述FPGA模塊通過高速SPI、并行總線與所述模擬電路相連，所述模擬電路上包括MIL-1553B總線接口電路、ARINC429總線接口電路、RS422/485總線接口電路、RS232總線接口電路、網絡接口電路、I²C總線接口電路、SPI總線接口電路、MLVDS電平接口電路、并行總線接口電路和PMOS大功率驅動接口電路，所述FPGA模塊通過選擇所述模擬電路上的接口電路進行數據的傳輸，所述MIL-1553B總線接口電路、ARINC429總線接口電路、RS422/485總線接口電路、RS232總線接口電路、網絡接口電路以及所述MLVDS電平接口電路與所述FPGA模塊之間均設置有調制解調器。

2.根據權利要求1所述的一種多航空總線接口驅動裝置，其特征是：所述綜合控制器是驅動裝置的核心，其上采用的是DSP+FPGA結構，所述 DSP模塊采用TMS320F28335-176ZJZ芯片，使用48MHz晶振驅動；所述FPGA模塊采用EP3C40F484I7芯片，使用芯片內部振蕩器，所述FPGA模塊與所述DSP模塊之間采用并行總線通信；所述SRAM存儲器芯片采用IS61LV51216-44。

3.根據權利要求1所述的一種多航空總線接口驅動裝置，其特征是：所述FPGA模塊芯片內部劃分成BANK1、BANK2、BANK3、BANK4、 BANK5、BANK6、 BANK7和 BANK8八個子模塊，所述BANK1與所述I²C總線接口電路和所述ARINC429總線接口電路連接通信；所述BANK2與所述RS232總線接口電路和所述SPI總線接口電路連接；所述BANK3與所述RS422/485總線接口電路連接；所述BANK4與所述DSP芯片連接；所述BANK5與所述MLVDS電平接口電路連接；所述BANK6與所述網絡接口電路連接；所述BANK7與所述MIL_STD1553B總線接口連接；所述BANK8與所述并行總線接口電路連接。

4.根據權利要求1所述的一種多航空總線接口驅動裝置，其特征是：所述MIL_STD1553B總線接口與所述FPGA模塊之間的所述調制解調器的芯片分別為PMDB2725芯片和HI1570PSI芯片，所述FPGA模塊與所述PMDB2725芯片和所述HI1570PSI芯片之間采用差分電平的串行通信方式進行通信。

5.根據權利要求1所述的一種多航空總線接口驅動裝置，其特征是：所述ARINC429總線接口電路與所述FPGA模塊之間的所述調制解調器的芯片分別為HI8585芯片和HI8588芯片，所述FPGA模塊與所述HI8585芯片和所述HI8588芯片之間采用差分電平的串行通信方式進行通信。

6.根據權利要求1所述的一種多航空總線接口驅動裝置，其特征是：所述RS422/485總線接口電路與所述FPGA模塊之間的所述調制解調器的芯片分別為MAX3095芯片和MAX3096芯片，所述MAX3095芯片和所述MAX3096芯片能夠自適應RS422/485總線接口電路，所述FPGA模塊與所述MAX3095芯片和所述MAX3096芯片之間采用差分電平的串行通信方式進行通信。

7.根據權利要求1所述的一種多航空總線接口驅動裝置，其特征是：所述RS232總線接口電路與所述FPGA模塊之間的所述調制解調器的芯片為MAX232芯片，所述FPGA模塊與所述MAX232芯片之間采用差分電平的串行通信方式進行通信。