[實用新型]芯片3D封裝組合堆疊結構

有效

• 申請號: 202020657999.8
• 申請日: 2020-04-26
• 公開（公告）號: CN211743155U
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 殷炯
• 申請（專利權）人: 無錫中微高科電子有限公司;中國電子科技集團公司第五十八研究所
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L25/00;H01L23/31;H01L21/56
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 殷紅梅;涂三民

本實用新型涉及一種芯片3D封裝組合堆疊結構，在預先制有線路的基板的上表面固定有芯片，所述內部封裝體將芯片整體封裝，在內部封裝體的外部設有罩形導通片，在內部封裝體的側面與罩形導通片之間具有空腔，在罩形導通片上開設有通孔，罩形導通片的上表面與元器件的正面相固定，在罩形導通片的外圍與元器件的外圍設有封裝外殼，封裝外殼整體封裝罩形導通片，封裝外殼整體封裝元器件或者部分封裝元器件，在通孔內以及內部封裝體與罩形導通片之間的空腔內設有封裝填充體。本實用新型減少了封裝制程工藝流程，僅需一次包封且不需要研磨，降低了成本；加大了元器件的焊接區域，使元器件焊接更牢固，電性能更優。

技術領域

本實用新型涉及一種芯片封裝技術領域，具體地說是一種芯片3D封裝組合堆疊結構。

背景技術

現有的元器件7與芯片1的組合堆疊結構，參見圖16，其封裝工藝包括以下步驟；

1、在基板1上電鍍出銅柱12；

2、對芯片2進行裝片；

3、然后對芯片2進行焊連接線作業（倒裝焊芯片2直接裝片）；

4、對產品進行包封；

5、研磨塑封料和銅柱12，露出銅柱12；

6、貼裝元器件7；

7、最后通過塑封料包封以保護產品結構。

目前，已有的可實現芯片與元器件堆疊的技術中，有如下缺點：

1、電鍍出的銅柱12的高度不可控，銅柱12的頭部呈“蘑菇狀”；

2、芯片2焊線時下劈刀受到銅柱12頭部“蘑菇狀”影響，有撞劈刀風險；

3、需要兩次包封和研磨，工藝復雜，產品良率低；

4、元器件7需要貼裝在銅柱12上，元器件12的焊盤與銅柱12的實際焊接面積小。

發明內容

本實用新型的目的是克服現有技術中存在的不足，提供一種無需研磨工藝步驟、能改善封裝良率并能加大元器件焊盤與罩形導通片的焊接面積的芯片3D封裝組合堆疊結構。

按照本實用新型提供的技術方案，所述芯片3D封裝組合堆疊結構，包括基板、芯片、內部封裝體、罩形導通片、元器件、封裝外殼與封裝填充體；在預先制有線路的基板的上表面固定有芯片，所述內部封裝體將芯片整體封裝，在內部封裝體的外部設有罩形導通片，在內部封裝體的側面與罩形導通片之間具有空腔，罩形導通片的上表面與元器件的正面相固定，元器件的外沿均位于導通片的上表面內，在對應內部封裝體外側的罩形導通片上以及內部封裝體與元器件之間的罩形導通片上開設有通孔，在罩形導通片的外圍與元器件的外圍設有封裝外殼，封裝外殼整體封裝罩形導通片，封裝外殼整體封裝元器件或者部分封裝元器件，在通孔內以及內部封裝體與罩形導通片之間的空腔內設有封裝填充體。

作為優選，還包括粘結劑層與連接線；所述基板的上表面與芯片的背面通過粘結劑層相連，在芯片的正面焊接有連接線，連接線的另一端與基板的上表面相焊接。

作為優選，還包括凸件，芯片的正面與基板的上表面焊接通過凸件焊接在一起。

作為優選，所述凸件為焊球或者電鍍凸點。

作為優選，所述封裝外殼部分封裝元器件，使得元器件的背面外露。

本實用新型的優點在于：

1）改善了現有技術中因電鍍銅柱高度過高且頭部呈“蘑菇狀”帶來的打線撞劈刀的問題；

2）使得芯片焊線風險更小，減少封裝制程工藝流程，僅需一次包封且不需要研磨，降低了成本；

3）加大元器件的焊接區域，使元器件焊接更牢固，電性能更優。