[實用新型]非易失性存儲器集成電路有效
| 申請?zhí)枺?/td> | 202020638963.5 | 申請日: | 2020-04-24 |
| 公開(公告)號: | CN212392003U | 公開(公告)日: | 2021-01-22 |
| 發(fā)明(設(shè)計)人: | F·塔耶;M·巴蒂斯塔 | 申請(專利權(quán))人: | 意法半導(dǎo)體(魯塞)公司 |
| 主分類號: | G11C16/14 | 分類號: | G11C16/14;G11C16/24;G11C16/26;G11C16/30 |
| 代理公司: | 北京市金杜律師事務(wù)所 11256 | 代理人: | 董莘 |
| 地址: | 法國*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 非易失性存儲器 集成電路 | ||
本公開的實施例涉及非易失性存儲器集成電路。在一個實施例中,集成電路包括:被組織成存儲器字的行和列的存儲器平面,每個存儲器字包括存儲器單元,并且每個存儲器單元包括具有控制柵極和浮置柵極的狀態(tài)晶體管;以及寫入電路裝置,該寫入電路裝置被配置為在編程階段通過向不屬于所選擇的存儲器字的存儲器單元的狀態(tài)晶體管的控制柵極施加第一非零正電壓來對所選擇的存儲器字進行編程。
技術(shù)領(lǐng)域
實施例和實現(xiàn)方式涉及非易失性存儲器集成電路。
背景技術(shù)
通常,通過包括擦除階段和編程階段的寫入循環(huán),將數(shù)字數(shù)據(jù)寫入EEPROM存儲器。
EEPROM存儲器通常包括存儲器平面,存儲器平面被組織成存儲器字的行和列,每個存儲器字包括存儲器單元。
常規(guī)地,存儲器單元包括:具有浮置柵極和控制柵極的狀態(tài)晶體管、以及用于將電壓傳輸至狀態(tài)晶體管的漏極的存取晶體管。
存儲器單元可以具有由浮置柵極的電荷限定的兩個狀態(tài),并且因此能夠記錄數(shù)字數(shù)據(jù)的比特(例如,通常在擦除狀態(tài)下為“0”,而在編程狀態(tài)下為“1”)。
擦除操作和編程操作通過借助Fowler-Nordheim效應(yīng)將正電荷或負電荷注入到存儲器單元的狀態(tài)晶體管的浮置柵極上來實現(xiàn)。
特別地,編程操作包括(按照慣例)將正電荷注入到存儲器單元的狀態(tài)晶體管的浮置柵極上。被編程的存儲器單元被稱為所選擇的。
為了將電荷注入到浮置柵極上,例如常規(guī)地通過向控制柵極施加零電壓并向漏極施加高振幅正電壓(13V),在狀態(tài)晶體管的控制柵極和漏極區(qū)域之間生成大約13V的電勢差。
為了減小存儲器單元的尺寸,已提出了所謂的分壓架構(gòu),使得可以減小耦合因子和編程期間所涉及的電壓。
分壓架構(gòu)提出將適中振幅的負電壓施加到狀態(tài)晶體管的控制柵極,并且將適中振幅的正電壓施加到狀態(tài)晶體管的漏極區(qū)域。這使得可以在耦合系數(shù)較低、電壓更適中的狀態(tài)晶體管上實現(xiàn)相同的 Fowler-Nordheim電場。
話雖如此,在分壓架構(gòu)中,如在更常規(guī)的架構(gòu)中,特別地存在未選擇的單元的雜散(stray)編程的問題。
具體地,正字線電壓被施加到未選擇的行的存儲器字中的存儲器單元的存取晶體管的柵極,特別是以避免存取晶體管中的泄漏和擊穿。現(xiàn)在,雜散的正電壓可以經(jīng)由以這種方式控制的存取晶體管傳輸?shù)綘顟B(tài)晶體管的漏極。這可能導(dǎo)致非常弱的雜散隧道電流,雜散隧道電流重復(fù)趨于對狀態(tài)晶體管的浮置柵極充電,可能最終將最初處于擦除狀態(tài)的單元更改為編程狀態(tài),從而破壞了所存儲的數(shù)據(jù)項。關(guān)于這兩個問題,需要建立關(guān)于字線電壓的折衷方案,并且折衷方案可能導(dǎo)致非最優(yōu)的編程條件。
實用新型內(nèi)容
為了至少部分或全部地解決現(xiàn)有技術(shù)中存在的問題,例如在分壓架構(gòu)中存在雜散編程的問題,本公開的實施例提供了一種非易失性存儲器集成電路。
在第一方面,公開了一種非易失性存儲器集成電路,該非易失性存儲器集成電路包括:存儲器平面,被組織為存儲器字的行和列,每個存儲器字包括存儲器單元,并且每個存儲器單元包括具有控制柵極和浮置柵極的狀態(tài)晶體管;以及寫入電路裝置,被配置為:在編程階段期間,通過向不屬于所選擇的存儲器字的存儲器單元的狀態(tài)晶體管的控制柵極施加第一非零正電壓,對所選擇的存儲器字進行編程。
根據(jù)一個實施例,每個存儲器單元還包括與狀態(tài)晶體管串聯(lián)的存取晶體管,存取晶體管被連接到相應(yīng)位線,其中同一行的存取晶體管的柵極被耦合到字線,并且其中集成電路的寫入電路被配置為:在編程階段期間,向所選擇的存儲器單元的位線以外的位線以及未選擇的行的字線施加第一非零正電壓。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于意法半導(dǎo)體(魯塞)公司,未經(jīng)意法半導(dǎo)體(魯塞)公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202020638963.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





