[實用新型]非易失性存儲器集成電路

有效

• 申請號: 202020638963.5
• 申請日: 2020-04-24
• 公開（公告）號: CN212392003U
• 公開（公告）日: 2021-01-22
• 發明（設計）人: F·塔耶;M·巴蒂斯塔
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: G11C16/14
• 分類號: G11C16/14;G11C16/24;G11C16/26;G11C16/30
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

1.一種非易失性存儲器集成電路，其特征在于，包括：

存儲器平面，被組織為存儲器字的行和列，每個存儲器字包括存儲器單元，并且每個存儲器單元包括具有控制柵極和浮置柵極的狀態晶體管；以及

寫入電路裝置，被配置為：在編程階段期間，通過向不屬于所選擇的存儲器字的所述存儲器單元的所述狀態晶體管的控制柵極施加第一非零正電壓，對所述所選擇的存儲器字進行編程。

2.根據權利要求1所述的集成電路，其特征在于，每個存儲器單元還包括與所述狀態晶體管串聯的存取晶體管，所述存取晶體管被連接到相應位線，其中同一行的存取晶體管的柵極被耦合到字線，并且其中所述集成電路的所述寫入電路被配置為：在所述編程階段期間，向所選擇的存儲器單元的位線以外的位線以及未選擇的行的字線施加所述第一非零正電壓。

3.根據權利要求2所述的集成電路，其特征在于，所述寫入電路被配置為：

向非零正編程電壓提供用于對所述所選擇的存儲器單元進行編程的電勢；

向所選擇的行的字線電壓提供允許所述所選擇的存儲器單元的所述存取晶體管通過所述非零正編程電壓的電勢；以及

向未選擇的存儲器單元的所述位線提供所述第一非零正電壓，使得柵極-漏極電壓不會使所述存取晶體管劣化。

4.根據權利要求3所述的集成電路，其特征在于，所述非零正編程電壓是11V，其中所述字線電壓是14V，并且其中所述第一非零正電壓是4V。

5.根據權利要求1所述的集成電路，其特征在于，所述存儲器平面包括鏈接到所述狀態晶體管的源極區域的源極平面或源極線，其中所述寫入電路裝置被配置為：在所述編程階段期間，向所述源極平面或所述源極線提供所述第一非零正電壓。

6.根據權利要求1所述的集成電路，其特征在于，所述第一非零正電壓在3伏與5伏之間。

7.根據權利要求1所述的集成電路，其特征在于，所述寫入電路裝置被配置為：

向所選擇的存儲器單元的所述狀態晶體管的所述控制柵極施加非零負編程電壓；以及

在所述編程階段期間，向所述所選擇的存儲器單元的所述狀態晶體管的漏極區域施加非零正編程電壓。