[實(shí)用新型]時(shí)序控制器仿真測試設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 202020545662.8
• 申請(qǐng)日: 2020-04-14
• 公開（公告）號(hào): CN211653496U
• 公開（公告）日: 2020-10-09
• 發(fā)明（設(shè)計(jì)）人: 施宇成;施華君;張利芬;周昊天
• 申請(qǐng)（專利權(quán)）人: 華東計(jì)算技術(shù)研究所（中國電子科技集團(tuán)公司第三十二研究所）
• 主分類號(hào): G05B23/02
• 分類號(hào): G05B23/02
• 代理公司: 上海段和段律師事務(wù)所 31334
• 代理人: 李佳俊;郭國中

本實(shí)用新型提供了一種時(shí)序控制器仿真測試設(shè)備，包括：地面測試設(shè)備、上位機(jī)、直流電源以及DFC?4轉(zhuǎn)接盒；所述上位機(jī)與地面測試設(shè)備通過網(wǎng)線相連；所述直流電源分別與地面測試設(shè)備、DFC?4轉(zhuǎn)接盒相連；DFC?4轉(zhuǎn)接盒與地面測試設(shè)備相連。本實(shí)用新型采用基于PCI總線的模塊化架構(gòu)，模塊通用性強(qiáng)，數(shù)據(jù)吞吐率高，保障了測試系統(tǒng)的數(shù)據(jù)完整性和可靠性。

技術(shù)領(lǐng)域

本實(shí)用新型涉及仿真測試技術(shù)領(lǐng)域，具體地，涉及時(shí)序控制器仿真測試設(shè)備。尤其地，涉及一種基于VxWorks FPGA PCI總線的時(shí)序控制器仿真測試設(shè)備。特別涉及一種航天設(shè)備的地面仿真測試設(shè)備，進(jìn)一步涉及火箭時(shí)序控制器的地面仿真測試設(shè)備。

背景技術(shù)

時(shí)序控制器是火箭的重要組成部分，其主要功能是驅(qū)動(dòng)火箭內(nèi)部各類繼電器及火工品，從而驅(qū)動(dòng)執(zhí)行機(jī)構(gòu)。時(shí)序控制器如果工作異常，將會(huì)對(duì)火箭在發(fā)射過程中的正常運(yùn)行構(gòu)成極大威脅，甚至導(dǎo)致發(fā)射失敗。為保證時(shí)序控制器在發(fā)射過程中的正常運(yùn)行，在生產(chǎn)交付和火箭發(fā)射前都需要對(duì)其進(jìn)行仿真測試。

時(shí)序控制器仿真測試設(shè)備是為火箭時(shí)序控制器的調(diào)試、檢驗(yàn)、單元測試和老煉試驗(yàn)而設(shè)計(jì)的專用地面設(shè)備，用來在線編程時(shí)序控制器并檢測其功能是否完整,各項(xiàng)指標(biāo)是否滿足技術(shù)要求。在單元測試時(shí)能自動(dòng)地完成對(duì)時(shí)序控制器的仿真測試，與火箭控制計(jì)算機(jī)對(duì)接進(jìn)行模擬或飛行軟件測試時(shí)能實(shí)時(shí)記錄飛行時(shí)串及時(shí)序控制器輸出的電壓量信號(hào)，并能將有關(guān)參數(shù)打印出來。時(shí)序控制器仿真測試設(shè)備主要功能是模擬發(fā)送各種測試信號(hào)并對(duì)時(shí)序控制器的工作情況進(jìn)行監(jiān)測、記錄和分析。另外，時(shí)序控制器仿真測試設(shè)備能適應(yīng)從設(shè)計(jì)，評(píng)審，各項(xiàng)驗(yàn)收及至發(fā)射前所有測試和試驗(yàn)任務(wù)包括各種典試，交付試驗(yàn)，老化試驗(yàn)和常規(guī)測試。

傳統(tǒng)的時(shí)序控制器仿真測試設(shè)備采用的是X86+windows的架構(gòu)，具有實(shí)時(shí)性差、通道有限(只能單通道輪流測試)、體積大、不便攜等缺點(diǎn)。用此類時(shí)序控制器仿真測試設(shè)備對(duì)時(shí)序控制器進(jìn)行測試，會(huì)降低測試的精度，增大多路并行輸出信號(hào)測量的誤差，影響對(duì)時(shí)序控制器的測試結(jié)果，進(jìn)而影響整體火箭的正常運(yùn)行。

專利文獻(xiàn)CN104698370A(申請(qǐng)?zhí)枺?01310673808.1)一種芯片中電路的時(shí)序測試方法、裝置及RTL仿真設(shè)備。所述方法包括：接收測試所述芯片中電路的時(shí)序的控制指令，并發(fā)送與所述控制指令對(duì)應(yīng)的測試信號(hào)至待測試電路，所述測試信號(hào)與一條時(shí)序約束信息相對(duì)應(yīng)，所述待測試電路的時(shí)序受所述時(shí)序約束信息的約束；獲取所述待測試電路的測試結(jié)果；判斷所述測試結(jié)果與預(yù)設(shè)的結(jié)果是否一致，并輸出所判斷的結(jié)果。

實(shí)用新型內(nèi)容

針對(duì)現(xiàn)有技術(shù)中的缺陷，本實(shí)用新型的目的是提供一種時(shí)序控制器仿真測試設(shè)備。

根據(jù)本實(shí)用新型提供的一種時(shí)序控制器仿真測試設(shè)備，包括：

地面測試設(shè)備、上位機(jī)、直流電源以及DFC-4轉(zhuǎn)接盒；

所述上位機(jī)與地面測試設(shè)備通過網(wǎng)線相連；

所述直流電源分別與地面測試設(shè)備、DFC-4轉(zhuǎn)接盒相連；

DFC-4轉(zhuǎn)接盒與地面測試設(shè)備相連。

優(yōu)選地，所述地面測試設(shè)備包括：ARM控制模塊ARM9-S1、指令采集模塊ZLC-S1、數(shù)字I/O模塊IOC-S1、RS-422通信模塊RS422-S1、電源模塊DFS-DC404G-HT、信號(hào)背板DFS-DB-S1以及機(jī)箱。

優(yōu)選地，所述ARM控制模塊ARM9-S、指令采集模塊ZLC-S1、數(shù)字I/O模塊IOC-S1、指令采集模塊ZLC-S1、RS-422通信模塊RS422-S1以及電源模塊分別通過接插件連接在信號(hào)背板DFS-DB-S1并安裝于機(jī)箱上。

優(yōu)選地，所述直流電源與ARM控制模塊相連。

優(yōu)選地，所述ARM控制模塊包括如下硬件資源和接口：

板載32M×32bit SDRAM內(nèi)存；