[實用新型]時序控制器仿真測試設備

有效

• 申請號: 202020545662.8
• 申請日: 2020-04-14
• 公開（公告）號: CN211653496U
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 施宇成;施華君;張利芬;周昊天
• 申請（專利權）人: 華東計算技術研究所（中國電子科技集團公司第三十二研究所）
• 主分類號: G05B23/02
• 分類號: G05B23/02
• 代理公司: 上海段和段律師事務所 31334
• 代理人: 李佳俊;郭國中

1.一種時序控制器仿真測試設備，其特征在于，包括：

地面測試設備、上位機、直流電源以及DFC-4轉接盒；

所述上位機與地面測試設備通過網線相連；

所述直流電源分別與地面測試設備、DFC-4轉接盒相連；

DFC-4轉接盒與地面測試設備相連。

2.根據權利要求1所述的時序控制器仿真測試設備，其特征在于，所述地面測試設備包括：ARM控制模塊ARM9-S1、指令采集模塊ZLC-S1、數字I/O模塊IOC-S1、RS-422通信模塊RS422-S1、電源模塊DFS-DC404G-HT、信號背板DFS-DB-S1以及機箱。

3.根據權利要求2所述的時序控制器仿真測試設備，其特征在于，所述ARM控制模塊ARM9-S、指令采集模塊ZLC-S1、數字I/O模塊IOC-S1、指令采集模塊ZLC-S1、RS-422通信模塊RS422-S1以及電源模塊分別通過接插件連接在信號背板DFS-DB-S1并安裝于機箱上。

4.根據權利要求3所述的時序控制器仿真測試設備，其特征在于，所述直流電源與ARM控制模塊相連。

5.根據權利要求2所述的時序控制器仿真測試設備，其特征在于，所述ARM控制模塊包括如下硬件資源和接口：

板載32M×32bit SDRAM內存；

板載256M×8bit NAND Flash；

板載1M×16bit NOR Flash；

32位PCI總線主設備控制器；

1個10Mbit以太網RJ-45接口；

1路USB 2.0Host接口；

2路5線RS422串口；

1路5線RS242串口；

1路差分信號輸出口，RS422電平；

1路I2C總線接口；

16路可編程數字I/O口；

JTAG調試接口。

6.根據權利要求2所述的時序控制器仿真測試設備，其特征在于，所述數字I/O模塊IOC-S1包括如下硬件資源和接口：

16路5V電平的輸入輸出接口；

32位PCI總線從設備控制器。

7.根據權利要求2所述的時序控制器仿真測試設備，其特征在于，所述指令采集模塊ZLC-S1包括如下硬件資源和接口：

單端56路、差分28路電壓信號輸入；

單端電壓輸入范圍：0～+6V，-6V～0，0～+12V，-12V～0，±3V，±6V，±12V；

差分電壓輸入范圍：±6V，±12V，±24V；

32位PCI總線從設備控制器；

板載64M×16bit SDRAM內存。

8.根據權利要求2所述的時序控制器仿真測試設備，其特征在于，所述RS-422通信模塊RS422-S1包括如下硬件資源和接口：

8路RS422接口；

32位PCI總線從設備控制器。