[實用新型]存儲器設備

有效

• 申請號: 202020511686.1
• 申請日: 2020-04-09
• 公開（公告）號: CN211828134U
• 公開（公告）日: 2020-10-30
• 發明（設計）人: A·庫瑪;M·A·阿拉姆
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: G11C11/417
• 分類號: G11C11/417;G11C11/412;G11C5/14
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

本公開的實施例涉及存儲器設備。存儲器設備包括在虛擬電源和虛擬接地節點之間被供電的存儲器陣列。偽存儲器陣列在第一和第二節點之間被供電。虛擬電源發生電路根據第一控制電壓在虛擬電源節點處生成虛擬電源電壓。虛擬接地發生電路根據第二控制電壓在虛擬接地節點處生成虛擬接地。耦合在第一節點和電源電壓之間的第一控制電壓發生電路隨著跟蹤存儲器陣列的保持噪聲容限(RNM)而生成第一控制電壓，第一控制電壓隨著RNM的減小而下降。耦合在第二節點和接地之間的第二控制電壓發生電路隨著跟蹤存儲器陣列的RNM而生成第二控制電壓，第二控制電壓隨著RNM的減小而上升。通過本公開的實施例，存儲器設備的RNM增加，泄漏電流減少，從而功耗降低。

技術領域

本公開涉及存儲器設備的領域。

背景技術

靜態隨機存取存儲器(SRAM)陣列由于其具有快速訪問數據的能力而經常在電子產品中使用。為了減小SRAM陣列的管芯面積，用于SRAM存儲器陣列的晶體管的尺寸一直在縮小。

圖1中示出了一個示例SRAM單元19。可以看出，SRAM單元19包括在虛擬電源電壓(虛擬VDD)節點和虛擬接地電壓(虛擬GND)節點之間被供電的一對交叉耦合的CMOS反相器21和22。響應于字線信號WL的斷言，CMOS反相器21和22通過NMOS晶體管MN3和MN4選擇性地連接到位線BL和互補位線BLB。CMOS反相器21包括PMOS晶體管MP1，PMOS晶體管MP1的源極耦合到虛擬VDD，并且其漏極和柵極分別耦合到NMOS晶體管MN1的漏極和柵極。NMOS晶體管MN1的源極耦合到虛擬GND。CMOS反相器22包括PMOS晶體管MP2，PMOS晶體管MP2的源極耦合到虛擬VDD并且，其漏極和柵極分別耦合到NMOS晶體管MN2的漏極和柵極。NMOS晶體管MN2的源極耦合到虛擬VDD。注意，晶體管MP1和MN1的柵極耦合到晶體管MP2和MN2的漏極，而晶體管MP2和MN2的柵極耦合到晶體管MP1和MN1的漏極。

保持噪聲容限(RNM)是在待機期間(在沒有讀取或寫入操作的情況下)SRAM單元(例如，SRAM單元19)的穩定性的量度。RNM是SRAM單元19被供電的電源電壓和接地電壓的函數。如果RNM充分減小，則反相器21和22可以在沒有寫入操作的情況下改變狀態，這意味著存儲在其中的數據比特將丟失。這顯然是不可取的。盡管已知一些用于增加RNM的技術，但對于某些用例，這種技術可能不足。因此，需要進一步開發用于增加RNM的電路。

實用新型內容

為了解決現有技術中存在的技術問題，特別是為了增加RNM，本公開的實施例提供了一種存儲器設備。

在第一方面，提供了一種存儲器設備，該存儲器設備包括：存儲器陣列，在電源電壓節點和虛擬接地電壓節點之間被供電；偽存儲器陣列，在第一節點和第二節點之間被供電，偽存儲器陣列包括作為存儲器陣列的晶體管的復制品的晶體管；虛擬接地發生電路，被配置為根據控制電壓在虛擬接地電壓節點處生成虛擬接地電壓；以及控制電壓發生電路，被耦合在第二節點和接地之間，并且被配置為隨著跟蹤存儲器陣列的保持噪聲容限RNM而生成控制電壓，控制電壓隨著RNM減小而上升。

根據一個實施例，控制電壓發生電路包括耦合在第二節點與接地之間的多個二極管耦合的n溝道晶體管，控制電壓在多個二極管耦合的n溝道晶體管中的一個二極管耦合的n溝道晶體管的漏極處被生成。

根據一個實施例，虛擬接地發生電路包括：第一分支，包括耦合在虛擬接地電壓節點和接地之間的至少一個二極管耦合的n溝道晶體管，虛擬接地電壓在至少一個二極管耦合的n溝道晶體管的漏極處被生成；以及第二分支，包括響應于控制電壓而啟用或禁用第二分支的n溝道晶體管，第二分支與第一分支并聯耦合。

根據一個實施例，第二分支進一步包括連接到啟用或禁用第二分支的n溝道晶體管的至少一個二極管耦合的n溝道晶體管。

根據一個實施例，虛擬接地發生電路還包括：使能n溝道晶體管，使能n溝道晶體管響應于使能信號而將虛擬接地電壓節點選擇性地耦合至接地。