[實(shí)用新型]一種扇出型晶圓級(jí)封裝芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 202020234916.4
• 申請(qǐng)日: 2020-02-28
• 公開（公告）號(hào): CN211265466U
• 公開（公告）日: 2020-08-14
• 發(fā)明（設(shè)計(jì)）人: 趙偉;齊耀威
• 申請(qǐng)（專利權(quán)）人: 京微齊力(北京)科技有限公司
• 主分類號(hào): H01L25/065
• 分類號(hào): H01L25/065;H01L23/498;H01L23/538
• 代理公司: 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11309
• 代理人: 陳霽

本實(shí)用新型公開了一種扇出型晶圓級(jí)封裝芯片，包括：重組晶圓、重布線層和焊球。重組晶圓包括硅基材和裝載于硅基材第一表面的至少四個(gè)芯片，芯片包括：至少一個(gè)FPGA芯片、至少一個(gè)配置Flash芯片、至少一個(gè)PSRAM芯片和至少一個(gè)SDRAM芯片；重布線層包括：層疊的第一聚合物薄膜層和第二聚合物薄膜層，以及位于第一聚合物薄膜層中的第一金屬層和位于第二聚合物薄膜層中的第二金屬層。第一金屬層與第二金屬層電性連接，第一金屬層與各芯片的IO接口電性連接，焊球與第二金屬層電性連接。解決了FPGA芯片與Flash芯片及存儲(chǔ)器芯片PSRAM、SDRAM的合封問題，并使生成的封裝成品芯片厚度小于0.6mm。

技術(shù)領(lǐng)域

本實(shí)用新型涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，尤其涉及一種扇出型晶圓級(jí)封裝芯片。

背景技術(shù)

FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)，是一種硬件可編程邏輯芯片，廣泛應(yīng)用于通訊、工業(yè)、醫(yī)療、金融等設(shè)備以及航空航天等高可靠性要求領(lǐng)域，對(duì)于生產(chǎn)制造效率提升、大數(shù)據(jù)運(yùn)算以及國防安全提供了重要貢獻(xiàn)，因此近年來，國家在FPGA芯片研發(fā)和生產(chǎn)方面投入了巨大的精力，以解決FPGA芯片的自主可控問題。

與一般的可編程器件(如：CPU、MCU等)類似，F(xiàn)PGA芯片在啟動(dòng)時(shí)需要從外接的配置芯片讀取配置信息后才可正常工作，因此，需要在系統(tǒng)中配備一顆存儲(chǔ)器芯片，一般以SPINOR Flash，即串行接口閃存芯片為主。對(duì)于系統(tǒng)板面積較大的產(chǎn)品來說，電路板上有足夠的空間來擺放存儲(chǔ)芯片，但由于近年來電子產(chǎn)品體積在不斷縮小，且對(duì)芯片的厚度要求越來越高，因此在很多應(yīng)用，特別是便攜式設(shè)備(如手機(jī)、平板電腦等)中，如何減小芯片面積和厚度已經(jīng)成為了制約產(chǎn)品提升的主要瓶頸。

在顯示控制領(lǐng)域中，手機(jī)內(nèi)用于柔性電路板上的芯片，對(duì)厚度要求極高：一般的電子產(chǎn)品要求芯片厚度在1mm左右，而手機(jī)內(nèi)柔性電路板對(duì)芯片厚度的要求是小于0.6mm。對(duì)于芯片封裝來講，目前只有WLCSP(Wafer Level Chip Scale Package，晶圓級(jí)封裝)才可達(dá)到此要求。對(duì)于FPGA類產(chǎn)品而言，如何解決啟動(dòng)配置芯片的合封，并同時(shí)達(dá)到低于0.5毫米的厚度要求，成為了FPGA產(chǎn)品能否進(jìn)入手機(jī)顯示控制領(lǐng)域的關(guān)鍵瓶頸。同時(shí)，對(duì)于屏顯領(lǐng)域的一些應(yīng)用來說，還需搭載存儲(chǔ)器芯片PSRAM或SDRAM，如何將多種芯片進(jìn)行系統(tǒng)級(jí)封裝并同時(shí)滿足厚度低于0.6mm的要求，對(duì)產(chǎn)品進(jìn)入該領(lǐng)域也是嚴(yán)峻的考驗(yàn)。

實(shí)用新型內(nèi)容

本實(shí)用新型實(shí)施例的目的在于解決現(xiàn)有技術(shù)存在的缺陷。為了實(shí)現(xiàn)這一目的，本實(shí)用新型實(shí)施例提供了一種扇出型晶圓級(jí)封裝芯片，包括：重組晶圓，包括FPGA芯片、其配置的Flash芯片和存儲(chǔ)器芯片PSRAM、SDRAM；硅基材，作為載體，用于對(duì)所述芯片進(jìn)行重組，并對(duì)所述重組晶圓的外表面進(jìn)行封裝；重布線層，用于通過重布線制程，將所述重組晶圓的IO接口連接到所述塑封層外面的焊盤上。

本實(shí)用新型實(shí)施例通過扇出型晶圓級(jí)封裝技術(shù)，將FPGA芯片和與其配置的Flash芯片及存儲(chǔ)器芯片PSRAM、SDRAM合封在一起，然后通過重布線，最終生成的封裝成品芯片達(dá)到了厚度小于0.6mm的要求，同時(shí)解決了FPGA芯片與Flash芯片及存儲(chǔ)器芯片PSRAM、SDRAM的合封問題。

附圖說明

圖1為本實(shí)用新型實(shí)施例的一種扇出型晶圓級(jí)封裝芯片結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型實(shí)施例的扇出型晶圓級(jí)封裝流程示意圖。

具體實(shí)施方式

為使本實(shí)用新型實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。