[實用新型]一種芯片上的電容裝置

有效

• 申請號: 202020000003.6
• 申請日: 2020-01-06
• 公開（公告）號: CN211789097U
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 韋強;張建偉
• 申請（專利權）人: 上海明矽微電子有限公司;張建偉
• 主分類號: H01L49/02
• 分類號: H01L49/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

在芯片的電路設計中，通常會使用到基本的CMOS工藝器件，比如MOS管、電容和電阻等。在CMOS工藝制造時，電容器件(PIP和MOS等)的制造層次在下，金屬走線層次在上，所以金屬線可以繞線在器件上不受影響。本實用新型提出一種芯片上的電容裝置，其特點在于該裝置是通過工藝金屬走線交錯繞線形成金屬線耦合電容，即MOM電容，在不增加額外面積的情況下，可以疊加在工藝器件上或者單獨使用。

技術領域

本實用新型屬于集成電路技術領域，具體來講，屬于獨立的EEPROM芯片設計和以EEPROM為IP核的相關芯片設計的技術領域。

背景技術

芯片在許多不同的領域都有廣泛的應用，電子信息發展的同時，系統的集成度也越來越高，因此，芯片技術的發證很有必要。在電子信息領域，應用比較廣泛的有嵌入式類的芯片：比如單片機、DSP等；有存儲類芯片：比如FLASH、 EEPROM等。

隨著移動互聯網、云計算、物聯網、大數據等新興產業的增長，電子信息產業進入了新的發展階段。控制、通信、汽車電子、人機交互和網絡互聯等融入了大量的新興的電子技術，設備功能越來越復雜，系統集成度也越來越高。新興電子信息技術的發展依賴于半導體產業的不斷推動，因此，芯片作為一項核心技術，其使用變得越來越頻繁和重要。近些年，隨著科技的不斷進度于技術的不斷革新，芯片在軍事、工業制造甚至日常生活中都有著十分廣泛的應用。

現在科學技術已經進入了高速發展的階段，人們在電子產品的需求也越來也高，這就對芯片提出了更高的要求：更快的速度，更小的面積和更低的功效。舉例帶電可擦可編程只讀存儲器EEPROM來說，其設計的一個核心問題即是 EEPROM的面積，其直接影響了EEPROM存儲器的成本。在相同工藝下，如果能把面積做得最小且性能好，就能占據比較大的面積成本優勢。要把EEPROM 面積做小包括很多方面，比如精簡設計，模塊的布局合理，堆疊電容的使用等等。

EEPROM主要由CMOS工藝構成，CMOS工藝是在PMOS和NMOS工藝基礎上發展起來的。CMOS中的C表示“互補”，即將NMOS器件和PMOS器件同時制作在同一硅襯底上，制作CMOS集成電路。CMOS集成電路具有功耗低、速度快、抗干擾能力強、集成度高等眾多優點。CMOS電路中即包含NMOS 晶體管也包含PMOS晶體管，NMOS晶體管是做在P型硅襯底上的，而PMOS 晶體管是坐在N型硅襯底上的，要將兩種晶體管都做在同一個硅襯底上，就需要在硅襯底上制作一塊反型區域，該區域被稱為“阱”。根據阱的不同，CMOS 工藝分為P阱CMOS工藝、N阱CMOS工藝以及雙阱CMOS工藝。

發明內容

在芯片的電路設計中，通常會使用到基本的CMOS工藝器件，比如MOS管、電容和電阻等。電容又可以分為MOS管電容和PIP電容等，MOS管電容原理是通過PLOY和ACTIVE之間的耦合形成電容；PIP電容原理是通過PLOY和PLOY 之間的耦合形成電容。在CMOS工藝制造時，電容器件(PIP和MOS等)的制造層次在下，金屬走線層次在上，所以金屬線可以繞線在器件上不受影響。本實用新型提出一種芯片上的電容裝置，其特點在于該裝置是通過工藝金屬走線交錯繞線形成金屬線耦合電容，即MOM電容，在不增加額外面積的情況下，可以疊加在工藝器件上或者單獨使用。

附圖說明

圖1為CMOS電容器件版圖示意圖及電路符號圖。

圖2為本實用新型MOM電容裝置版圖示意圖及電路符號圖。

具體實施方式

以下根據圖1和圖2，具體說明較佳實施例。

如圖1所示，CMOS工藝電容器件通常分為PIP電容和MOS電容，MOM 為金屬繞線電容，MOS管電容原理是通過PLOY和ACTIVE之間的耦合形成電容；PIP電容原理是通過PLOY和PLOY之間的耦合形成電容；MOM電容原理是通過金屬走線交錯繞線形成金屬線耦合電容。