[發明專利]一種基于憶阻器的三變量奇偶檢測電路

在審

• 申請號: 202011645021.0
• 申請日: 2020-12-27
• 公開（公告）號: CN112751570A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 潘楠;李蕾;張博霖
• 申請（專利權）人: 黑龍江大學
• 主分類號: H03M13/09
• 分類號: H03M13/09
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及一種基于憶阻器的三變量奇偶檢測電路，包括兩個二輸入或門，六個二輸入與門和三個反相器組成；反相器是基于CMOS器件，與門和或門均是基于憶阻器；所述或門包括第一或門和第二或門；所述與門包括第一與門、第二與門、第三與門、第四與門、第五與門和第六與門；所述反相器包括第一反相器、第二反相器和第三反相器。輸入輸出信號遵循以下邏輯關系：當輸入信號a、b、c端同時輸入的電平對應邏輯中有偶數個“1”，輸出信號out端輸出高電平，對應邏輯“1”；當輸入信號a、b、c端同時輸入的電平對應邏輯中有奇數個“1”，輸出信號out端輸出低電平，對應邏輯“0”。本發明結構合理、易實施。該電路可用于數字電路領域應用研究。

技術領域

本發明屬于電路設計技術領域，涉及一種基于憶阻器的三變量奇偶檢測電路。

背景技術

憶阻器是一種新型納米級器件。2008年，惠普實驗室的斯坦利·威廉姆斯研究小組宣布了第一個實用的憶阻器實施方案，該方案立即引起了學術界和工業界興趣。憶阻器實際上是一個二端器件，其主要特點是非易失性和納米級特征尺寸，從而使憶阻器能夠同時進行計算和存儲。憶阻器的獨特性質使其在邏輯電路中具有良好的應用前景。

在傳統數字設備中，數據傳輸量大，數據都是由0和1構成的二進制數字組成。在數據傳輸過程中，由于存在噪聲和干擾等情況，二進制信息的傳輸可能會出現0變為1或者1變為0的錯誤。為了檢驗這種錯誤，常采用奇偶校驗的方法。即在原二進制信息碼組后添加一位檢驗位，使得添加校驗位碼元后整個碼組中1碼元的個數為奇數或偶數。若為奇數，稱為奇校驗；若為偶數，則稱為偶校驗。

奇偶檢測電路是實現奇偶校驗的基礎電路，也是數字電路中常見的重要電路結構。傳統集成電路技術已經非常成熟且CMOS技術已經幾乎達到物理尺寸極限。相比于傳統電路，憶阻器因為有著與CMOS電路兼容、運算速度快、功耗低和版圖面積小等優點，吸引了眾多科研人員來研究基于憶阻器的電路。基于憶阻器的加法器、乘法器、編碼器、譯碼器以及數值比較器等電路被廣泛研究并設計出來，但是基于憶阻器的關于奇偶檢測功能相關的電路少有人研究。本發明設計了一種基于憶阻器的三變量奇偶檢測電路。

發明內容

針對現有傳統電路的奇偶檢測電路運算速度慢、功耗高、版圖面積大等技術問題，本發明設計了一種基于憶阻器的三變量奇偶檢測電路。

本發明所采取的實施方案如下：

本發明包括兩個二輸入或門，六個二輸入與門和三個反相器組成，反相器是基于CMOS器件的，與門和或門均是基于憶阻器的；所述或門包括第一或門和第二或門；所述與門包括第一與門、第二與門、第三與門、第四與門、第五與門和第六與門；所述反相器包括第一反相器、第二反相器和第三反相器。

所述與門和或門包括第一輸入端、第二輸入端和輸出端。

所述第一與門的第一輸入端與輸入信號a相連接，第二輸入端與輸入信號b端連接，輸出端與第一反相器的輸入端相連接；所述第二與門的第一輸入端與輸入信號a端接，第二輸入端與第一反相器的輸出端相連接，輸出端與第一或門的第一輸入端相連接；所述第三與門的第一輸入端與第一反相器輸出端相連接，第二輸入端與輸入信號b端連接，輸出端與第一或門的第二輸入端；所述第一或門的輸出端與第二反相器的輸入端相連接；所述第四與門的第一輸入端與第二反相器的輸出端相連接，第二輸入端與輸入信號c端連接，輸出端與第三反相器的輸入端相連接；所述第五與門的第一輸入端與第二反相器輸出端相連接，第二輸入端與第三反相器輸出端相連接，輸出端與第二或門的第一輸入端相連接；所述第六與門的第一輸入端與第三反相器的輸出端相連接，第二輸入端與輸入信號c端連接，輸出端與第二或門的第二輸入端相連接；所述第二或門的輸出端作為輸出信號out端。

所述電路的三個輸入信號a、b、c端與輸出信號out端遵循以下邏輯關系：

當輸入信號a、b、c端分別輸入低電平、低電平、低電平時，對應邏輯“0”、“0”、“0”，輸出信號out端輸出高電平，對應邏輯“1”；