[發明專利]芯片封裝結構及其制備方法

在審

• 申請號: 202011639646.6
• 申請日: 2020-12-31
• 公開（公告）號: CN112701108A
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 鐘興和
• 申請（專利權）人: 江西晶潤光學有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/31;H01L25/16;H01L21/50
• 代理公司: 廣州德科知識產權代理有限公司 44381
• 代理人: 萬振雄;羅蔓

本發明涉及芯片封裝技術領域，具體公開了一種芯片封裝結構及其制備方法。芯片封裝結構包括：底板，底板上設置有接地端點；至少一個電子元件，電子元件設置于底板；塑封體，塑封體覆蓋至少部分設置于電子元件上；屏蔽結構，屏蔽結構設置于塑封體的外圍；以及接地金屬線，接地金屬線至少部分穿過所述塑封體并連接于接地端點與屏蔽結構之間。本發明中的芯片封裝結構采用接地金屬線來連接底板上的接地端點和屏蔽結構，在實際加工的過程中，無需采用高精密的鐳射機臺來進行鐳射打孔，不存在盲孔打孔深度不好控制的問題，接地金屬線可以采用鍵合機來制備形成，該接地金屬線的設置不會出現氣泡，不易出現接地不良的問題，生產成本低，生產良率高。

技術領域

本發明涉及芯片封裝技術領域，尤其涉及一種芯片封裝結構及其制備方法。

背景技術

芯片封裝過程中，為了避免與其它電子元器件產生電磁信號干擾，須組裝一個屏蔽蓋(或采用電鍍工藝生成)，此屏蔽蓋要與基板接地端相連接，屏蔽蓋與接地端的連接方式一般以鐳射打孔+導電膠填充來達到接地連接的目的，發明人發現：該連接方式有如下缺陷：

(1)鐳射打孔須采用高精密的鐳射機臺，發射器為損耗件，導致鐳射成本高，每小時的產出低，盲孔打孔深度不好控制，有打穿極板的風險；

(2)盲孔點導電膠易產生氣泡而導致接地不良。

發明內容

本發明公開了一種芯片封裝結構及其制備方法，該芯片封裝結構的生產成本低，良品率高。

為了實現上述目的，本發明實施例公開了一種芯片封裝結構，包括：

底板，所述底板上設置有接地端點；

至少一個電子元件，所述電子元件設置于所述底板；

塑封體，所述塑封體至少部分覆蓋設置于所述電子元件上；

屏蔽結構，所述屏蔽結構設置于所述塑封體的外圍；以及

接地金屬線，所述接地金屬線至少部分穿過所述塑封體并連接于所述接地端點與所述屏蔽結構之間。

由于本發明中的芯片封裝結構采用接地金屬線來連接底板上的接地端點和屏蔽結構，在實際加工芯片封裝結構的過程中，無需采用高精密的鐳射機臺來進行鐳射打孔，不存在盲孔打孔深度不好控制的問題，接地金屬線可以采用鍵合機來制備形成，該接地金屬線的設置不會出現氣泡，不易出現接地不良的問題，且接地金屬線的導電性能及穩定性優于導電膠，生產成本低，生產良率高。

作為一種可選的實施方式，在本發明的實施例中，所述接地金屬線的直徑不小于0.018mm。將接地金屬線的直徑設置為不小于0.018mm，能夠保證接地金屬線的良好拉直效果，并能避免接地金屬線在塑封過程中受塑封流體沖力而發生彎曲和變形，能夠保證接地金屬線的接地穩定性。

作為一種可選的實施方式，在本發明的實施例中，所述接地金屬線至少為一根，所述接地金屬線具有第一連接端和第二連接端，所述接地金屬線的第一連接端與所述底板的接地端點連接，所述接地金屬線的第二連接端與所述屏蔽結構連接，且所述底板上具有至少一個與所述接地金屬線數量相匹配的接地端點。將接地金屬線設置為一個、兩根或者兩根以上，且對應在底板上設置至少一個與接地金屬線的數量相拼配的接地端點，能夠提高接地金屬線的連接穩定性。

作為一種可選的實施方式，在本發明的實施例中，所述屏蔽結構和所述底板之間形成塑封腔體，所述電子元件設置于所述塑封腔體內，所述塑封體填充所述塑封腔體并且包覆全部所述電子元件，保證塑封體能夠將底板上所有的結構件很好地塑封起來，便于對底板上的結構進行防護和固定。