[發明專利]一種半導體封裝結構及其制造方法

在審

• 申請號: 202011628981.6
• 申請日: 2020-12-31
• 公開（公告）號: CN112750808A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 王國軍;曹立強;嚴陽陽
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司;上海先方半導體有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L21/98;H01L23/488;H01L23/538;H01L23/31;H01L21/50;H01L21/56
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 薛異榮

本發明提供一種半導體封裝結構，包括：第一互聯結構層；第一芯片層，第一芯片層位于第一互聯結構層一側表面，第一芯片層包括多個第一芯片，第一芯片層中的第一芯片均正面朝向第一互聯結構層且與第一互聯結構層電性連接；第二芯片層，第二芯片層位于第一互聯結構層背向第一芯片層一側表面，第二芯片層包括多個第二芯片，第二芯片層中的第二芯片均正面朝向第一互聯結構層且與第一互聯結構層電性連接。第一芯片層和第二芯片層中的第二芯片均正面朝向第一互聯結構層，通過第一互聯結構層實現對面焊接。需要對接的芯片對面直接焊接，可有效減少線路傳輸損耗，相比于錫球焊接，芯片之間的第一互聯結構層的厚度相對較薄，可以有效降低封裝結構的整體厚度。

技術領域

本發明涉及半導體芯片互聯技術領域，具體涉及半導體封裝結構及其制造方法。

背景技術

半導體封裝結構中，相對的芯片的正面對接通常采用錫球對接。錫球對接的封裝結構，錫球由于工藝的原因，通常本身的體積較大，因而對接的芯片之間的部分尺寸較厚，影響封裝結構整體的薄型化。并且由于錫球體積較大，導致對接的芯片之間的線路較長，線路損耗也較大。

發明內容

基于上述問題本發明提供一種半導體封裝結構及其制造方法以解決正面對接的芯片的半導體封裝結構尺寸較厚，對接芯片的線路損耗較大的問題。

本發明提供一種半導體封裝結構，包括：第一互聯結構層；第一芯片層，所述第一芯片層位于所述第一互聯結構層一側表面，所述第一芯片層包括多個第一芯片，所述第一芯片層中的第一芯片均正面朝向所述第一互聯結構層且與所述第一互聯結構層電性連接；第二芯片層，所述第二芯片層位于所述第一互聯結構層背向所述第一芯片層一側表面，所述第二芯片層包括多個第二芯片，所述第二芯片層中的第二芯片均正面朝向所述第一互聯結構層且與所述第一互聯結構層電性連接。

可選的，所述第一芯片層中的兩個或更多第一芯片通過所述第一互聯結構層電性連接。

可選的，所述第二芯片層中的兩個或更多第二芯片通過所述第一互聯結構層電性連接。

可選的，所述第一芯片層中的多個第一芯片的數量與所述第二芯片層中的多個第二芯片的數量相同，所述第一芯片層中的各第一芯片與所述第二芯片層中的各第二芯片關于所述第一互聯結構層鏡像設置。

可選的，所述第一芯片層還包括位于第一互聯結構層一側表面的塑封層，所述塑封層包覆所述第一芯片層中的各第一芯片，所述塑封層背離所述第一互聯結構層一側的表面與所述第一芯片層中的各第一芯片的背面平齊。

可選的，所述第二芯片層還包括位于第一互聯結構層背向所述第一芯片層一側表面的第二絕緣介質層，所述第二絕緣介質層包覆所述第二芯片層中的各第二芯片，所述第二絕緣介質層背離所述第一互聯結構層一側的表面與所述第二芯片層中的各第二芯片的背面平齊。

可選的，所述第二絕緣介質層為硅介質層。

可選的，所述第一芯片層還包括：貫通所述塑封層的多個導電柱，每一導電柱一端與所述第一互聯結構層電性連接，另一端的表面與所述塑封層背離所述第一互聯結構層一側的表面平齊；所述半導體封裝結構還包括第二第一互聯結構層，所述第二第一互聯結構層位于所述第一芯片層背離所述第一互聯結構層一側的表面，所述第二第一互聯結構層與所述多個導電柱電性連接；

可選的，所述第二芯片層還包括：貫通所述第二絕緣介質層的多個導電柱，每一導電柱一端與所述第一互聯結構層電性連接，另一端的表面與所述第二絕緣介質層背離所述第一互聯結構層一側的表面平齊；所述半導體封裝結構還包括第二第一互聯結構層，所述第二第一互聯結構層位于所述第二芯片層背離所述第一互聯結構層一側的表面，所述第二第一互聯結構層與所述多個導電柱電性連接。