[發明專利]一種高效率的集成電路封裝工藝

在審

• 申請號: 202011628522.8
• 申請日: 2020-12-31
• 公開（公告）號: CN112786457A
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 鄭石磊;鄭振軍;談紅英
• 申請（專利權）人: 江蘇和睿半導體科技有限公司
• 主分類號: H01L21/52
• 分類號: H01L21/52;H01L21/78;H01L23/10;H01L23/48;H01L23/544
• 代理公司: 無錫智麥知識產權代理事務所(普通合伙) 32492
• 代理人: 王普慧

本發明公開了一種高效率的集成電路封裝工藝，所述封裝工藝如下：步驟一：劃片：將晶片分離成單個的芯片；步驟二：取片和承載：挑選出良品芯片，并放置于承載托盤中；步驟三：粘片：將芯片粘貼在封裝體的芯片安裝區域；步驟四：打線：芯片上的打線點與封裝體引腳的內部端點之間用細金線連接；步驟五：封裝前檢查：打線好的芯片通過目檢的形式進行驗收；步驟六：驗收完畢后進行封裝密封；本發明的有益效果是：本發明有助于滿足集成電路封裝良好的機械性和化學穩定性的質量要求，提高了封裝的效率；封裝時芯片表面與弧線制高點的距離控制在100um內，通過降低弧線高度，可縮減塑封體厚度，減少線弧擺動問題，增強封裝可靠性。

技術領域

本發明屬于集成電路封裝技術領域，具體涉及一種高效率的集成電路封裝工藝。

背景技術

集成電路是一種微型電子器件或部件。采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。

集成電路封裝是一個富于挑戰、引人入勝的領域。它是集成電路芯片生產完成后不可缺少的一道工序，是器件到系統的橋梁。封裝這一生產環節對微電子產品的質量和競爭力都有極大的影響。按目前國際上流行的看法認為，在微電子器件的總體成本中，設計占了三分之一，芯片生產占了三分之一，而封裝和測試也占了三分之一。封裝研究在全球范圍的發展是如此迅猛，而它所面臨的挑戰和機遇也是自電子產品問世以來所從未遇到過的。

為了滿足集成電路封裝良好的機械性和化學穩定性的質量要求，為此我們提出一種高效率的集成電路封裝工藝。

發明內容

本發明的目的在于提供一種高效率的集成電路封裝工藝，滿足集成電路封裝良好的機械性和化學穩定性的質量要求。

為實現上述目的，本發明提供如下技術方案：一種高效率的集成電路封裝工藝，所述封裝工藝如下：

步驟一：劃片：將晶片分離成單個的芯片；

步驟二：取片和承載：挑選出良品芯片，并放置于承載托盤中；

步驟三：粘片：將芯片粘貼在封裝體的芯片安裝區域；

步驟四：打線：芯片上的打線點與封裝體引腳的內部端點之間用細金線連接；

步驟五：封裝前檢查：打線好的芯片通過目檢的形式進行驗收；

步驟六：驗收完畢后進行封裝密封；

步驟七：引腳電鍍和切筋：在封裝體外部引腳的表面電鍍一層導電性金屬層，通過切筋工序將引腳與引腳之間的連筋切除；

步驟八：印字：將重要的信息印在封裝體的外殼上；

步驟九：最終測試：對芯片封裝體進行最終測試。

作為本發明的一種優選的技術方案，所述步驟一中，通過劃片鋸或劃線-剝離技術將晶片分離成單個的芯片。

作為本發明的一種優選的技術方案，所述步驟三中，通過銀漿粘貼材料或金-硅低熔點鍍金層形式將芯片粘貼在封裝體的芯片安裝區域。

作為本發明的一種優選的技術方案，所述步驟五中，驗收的內容包括芯片在封裝引腳架上的位置擺放是否準確，金線連接點的位置是否準確，有無污染物，芯片粘貼的質量好壞以及金線連接點的質量好壞。

作為本發明的一種優選的技術方案，封裝密封后還需要對塑封體進行外部打磨。

作為本發明的一種優選的技術方案，所述外部打磨可將封裝體浸入到化學品池中然后再用清水沖洗，也可使用塑料打磨粒進行打磨。