[發(fā)明專利]一種高效率的集成電路封裝工藝

在審

• 申請?zhí)枺?/td>: 202011628522.8
• 申請日: 2020-12-31
• 公開（公告）號: CN112786457A
• 公開（公告）日: 2021-05-11
• 發(fā)明（設(shè)計）人: 鄭石磊;鄭振軍;談紅英
• 申請（專利權(quán)）人: 江蘇和睿半導(dǎo)體科技有限公司
• 主分類號: H01L21/52
• 分類號: H01L21/52;H01L21/78;H01L23/10;H01L23/48;H01L23/544
• 代理公司: 無錫智麥知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32492
• 代理人: 王普慧

1.一種高效率的集成電路封裝工藝，其特征在于：所述封裝工藝如下：

步驟一：劃片：將晶片分離成單個的芯片；

步驟二：取片和承載：挑選出良品芯片，并放置于承載托盤中；

步驟三：粘片：將芯片粘貼在封裝體的芯片安裝區(qū)域；

步驟四：打線：芯片上的打線點(diǎn)與封裝體引腳的內(nèi)部端點(diǎn)之間用細(xì)金線連接；

步驟五：封裝前檢查：打線好的芯片通過目檢的形式進(jìn)行驗收；

步驟六：驗收完畢后進(jìn)行封裝密封；

步驟七：引腳電鍍和切筋：在封裝體外部引腳的表面電鍍一層導(dǎo)電性金屬層，通過切筋工序?qū)⒁_與引腳之間的連筋切除；

步驟八：印字：將重要的信息印在封裝體的外殼上；

步驟九：最終測試：對芯片封裝體進(jìn)行最終測試。

2.根據(jù)權(quán)利要求1所述的一種高效率的集成電路封裝工藝，其特征在于：所述步驟一中，通過劃片鋸或劃線-剝離技術(shù)將晶片分離成單個的芯片。

3.根據(jù)權(quán)利要求1所述的一種高效率的集成電路封裝工藝，其特征在于：所述步驟三中，通過銀漿粘貼材料或金-硅低熔點(diǎn)鍍金層形式將芯片粘貼在封裝體的芯片安裝區(qū)域。

4.根據(jù)權(quán)利要求1所述的一種高效率的集成電路封裝工藝，其特征在于：所述步驟五中，驗收的內(nèi)容包括芯片在封裝引腳架上的位置擺放是否準(zhǔn)確，金線連接點(diǎn)的位置是否準(zhǔn)確，有無污染物，芯片粘貼的質(zhì)量好壞以及金線連接點(diǎn)的質(zhì)量好壞。

5.根據(jù)權(quán)利要求1所述的一種高效率的集成電路封裝工藝，其特征在于：封裝密封后還需要對塑封體進(jìn)行外部打磨。

6.根據(jù)權(quán)利要求5所述的一種高效率的集成電路封裝工藝，其特征在于：所述外部打磨可將封裝體浸入到化學(xué)品池中然后再用清水沖洗，也可使用塑料打磨粒進(jìn)行打磨。

7.根據(jù)權(quán)利要求1所述的一種高效率的集成電路封裝工藝，其特征在于：所述最終測試包括環(huán)境測試、電性測試、老化性測試。

8.根據(jù)權(quán)利要求1所述的一種高效率的集成電路封裝工藝，其特征在于：封裝時芯片表面與弧線制高點(diǎn)的距離控制在100um內(nèi)。

9.根據(jù)權(quán)利要求1所述的一種高效率的集成電路封裝工藝，其特征在于：芯片使用前使用等離子清洗機(jī)清除芯片表面的雜質(zhì)。