[發(fā)明專利]DMA編程電路及基于DMA編程電路的編程方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202011625752.9
• 申請(qǐng)日: 2020-12-30
• 公開(kāi)（公告）號(hào): CN112685344A
• 公開(kāi)（公告）日: 2021-04-20
• 發(fā)明（設(shè)計(jì)）人: 王世好;王偉
• 申請(qǐng)（專利權(quán)）人: 合肥市芯海電子科技有限公司
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28;G06F9/50
• 代理公司: 深圳市恒申知識(shí)產(chǎn)權(quán)事務(wù)所(普通合伙) 44312
• 代理人: 趙勝寶

本發(fā)明公開(kāi)了一種DMA編程電路及基于該DMA編程電路的編程方法，其中，該DMA編程電路主要包括：DMA接口、數(shù)據(jù)復(fù)用器及控制復(fù)用器；DMA接口用于獲取DMA控制信號(hào)，且DMA接口與Flash控制器之間具有第二數(shù)據(jù)通道；控制復(fù)用器用于對(duì)DMA控制信號(hào)與處理器控制信號(hào)進(jìn)行選擇；數(shù)據(jù)復(fù)用器用于對(duì)所述第一數(shù)據(jù)通道與所述第二數(shù)據(jù)通道進(jìn)行擇一選通；Flash控制器用于根據(jù)DMA控制信號(hào)和第二數(shù)據(jù)通道將來(lái)自DMA接口的編程數(shù)據(jù)寫(xiě)入Flash存儲(chǔ)器，或者，根據(jù)處理器控制信號(hào)和第一數(shù)據(jù)通道將來(lái)自CPU接口的編程數(shù)據(jù)寫(xiě)入Flash存儲(chǔ)器。本發(fā)明的技術(shù)方案能夠在編程控制時(shí)，釋放處理器資源，提高處理器性能。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，尤其涉及一種DMA編程電路及基于DMA編程電路的編程方法。

背景技術(shù)

目前，SoC/MCU芯片內(nèi)部通常集成有可擦寫(xiě)的flash存儲(chǔ)器，用于存放程序和數(shù)據(jù)。從flash存儲(chǔ)器讀取數(shù)據(jù)時(shí)，需要給出flash地址和控制信號(hào)，直接從flash存儲(chǔ)器讀出數(shù)據(jù)。向flash存儲(chǔ)器寫(xiě)數(shù)據(jù)或編程時(shí)，其方式和讀數(shù)據(jù)存在較大差別。在寫(xiě)數(shù)據(jù)之前，需要給flash存儲(chǔ)器一串控制時(shí)序，然后把數(shù)據(jù)寫(xiě)入。此過(guò)程中，flash的控制時(shí)序是由處理器執(zhí)行軟件產(chǎn)生的。因此，對(duì)flash存儲(chǔ)器寫(xiě)數(shù)據(jù)或編程時(shí)需要處理器參與。然而，處理器參與寫(xiě)數(shù)據(jù)時(shí)，CPU資源被占用，應(yīng)用程序只能停滯，無(wú)法繼續(xù)執(zhí)行其他應(yīng)用程序，從而造成性能損失。

有鑒于此，有必要對(duì)目前flash存儲(chǔ)器的編程技術(shù)進(jìn)行進(jìn)一步的改進(jìn)。

發(fā)明內(nèi)容

為解決上述至少一技術(shù)問(wèn)題，本發(fā)明的主要目的是提供一種DMA編程電路及基于DMA編程電路的編程方法。

為實(shí)現(xiàn)上述目的，本發(fā)明采用的第一個(gè)技術(shù)方案為：提供一種直接存儲(chǔ)訪問(wèn)DMA編程電路，包括：CPU接口、Flash控制器以及Flash存儲(chǔ)器，所述CPU接口用于獲取處理器控制信號(hào)且所述CPU接口與所述Flash控制器之間具有第一數(shù)據(jù)通道，所述DMA編程電路還包括：DMA接口、數(shù)據(jù)復(fù)用器及控制復(fù)用器；

所述DMA接口，用于獲取DMA控制信號(hào)，且所述DMA接口與所述Flash控制器之間具有第二數(shù)據(jù)通道；

所述控制復(fù)用器，用于對(duì)所述DMA控制信號(hào)與所述處理器控制信號(hào)進(jìn)行選擇；

所述數(shù)據(jù)復(fù)用器，用于對(duì)所述第一數(shù)據(jù)通道與所述第二數(shù)據(jù)通道進(jìn)行擇一選通；

所述Flash控制器，用于根據(jù)所述DMA控制信號(hào)和所述第二數(shù)據(jù)通道將來(lái)自所述DMA接口的編程數(shù)據(jù)寫(xiě)入所述Flash存儲(chǔ)器，或者，根據(jù)所述處理器控制信號(hào)和所述第一數(shù)據(jù)通道將來(lái)自所述CPU接口的編程數(shù)據(jù)寫(xiě)入所述Flash存儲(chǔ)器。

其中，所述Flash控制器還用于對(duì)所述DMA控制信號(hào)進(jìn)行校驗(yàn)，并在所述DMA控制信號(hào)的校驗(yàn)結(jié)果為正確時(shí)，控制所述DMA接口獲取所述編程數(shù)據(jù)并通過(guò)所述第二數(shù)據(jù)通道將所述編程數(shù)據(jù)寫(xiě)入所述Flash存儲(chǔ)器。

其中，所述數(shù)據(jù)復(fù)用器的第一輸入端通過(guò)所述第一數(shù)據(jù)通道與所述CPU接口電連接，所述數(shù)據(jù)復(fù)用器的第二輸入端通過(guò)所述第二數(shù)據(jù)通道與所述DMA接口電連接，所述數(shù)據(jù)復(fù)用器的輸出端與所述Flash控制器電連接，所述數(shù)據(jù)復(fù)用器用于將所述第一輸入端和第二輸入端擇一與所述輸出端連接，以對(duì)所述第一數(shù)據(jù)通道和所述第二數(shù)據(jù)通道進(jìn)行擇一選通。

其中，所述控制復(fù)用器的第一輸入端與所述CPU接口電連接，所述控制復(fù)用器的第二輸入端與所述DMA接口電連接，所述控制復(fù)用器的輸出端與所述Flash控制器電連接，所述控制復(fù)用器用于將所述第一輸入端和第二輸入端擇一與所述輸出端連接，以對(duì)所述DMA控制信號(hào)與所述處理器控制信號(hào)進(jìn)行擇一輸出。

其中，所述DMA接口具有反饋端，所述反饋端與所述Flash控制器相連接，且用于接收所述Flash控制器發(fā)送的編程狀態(tài)反饋信息，所述DMA接口還用于根據(jù)所述編程狀態(tài)反饋信息控制所述編程數(shù)據(jù)的數(shù)據(jù)流。