[發明專利]3D芯片的電源網絡驗證方法及相關設備

在審

• 申請號: 202011624762.0
• 申請日: 2020-12-30
• 公開（公告）號: CN112668264A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 于國慶;王嵩
• 申請（專利權）人: 西安紫光國芯半導體有限公司
• 主分類號: G06F30/3308
• 分類號: G06F30/3308
• 代理公司: 北京眾達德權知識產權代理有限公司 11570
• 代理人: 吳瑩

1.一種3D芯片的電源網絡驗證方法，其特征在于，包括：

通過版圖電路圖對比測試，分別確定所述3D芯片中每個芯片的電源網絡的網表信息，其中，所述網表信息中包含有基于版圖電路圖對比測試得出的通孔信息，所述通孔信息包括所述每個芯片之間互聯通孔的信息；

分別對所述每個芯片電源網絡執行等效電阻提取操作，得到所述每個芯片電源網絡對應的電阻網絡信息，其中，所述電阻網絡信息中包括通孔位置的信息；

將所述通孔信息及所述通孔位置的信息均與目標電阻網絡進行合并，得到待測試電阻網絡，其中，所述目標電阻網絡包括所述電阻網絡信息在添加了模擬環境信息后得到的數據，所述模擬環境信息包括電壓源信息及電流負載信息；

對所述待測試電阻網絡執行仿真測試，得到電源網絡驗證結果。

2.根據權利要求1所述的方法，其特征在于，所述通過版圖電路圖對比測試，分別確定所述3D芯片中每個芯片的電源網絡的網表信息，包括：

獲取所述每個芯片的所述電源網絡的版圖信息，所述版圖信息為從芯片數據中提取的電源網絡的信息；

獲取所述電源網絡的初始網表信息，其中，所述初始網表信息是基于版圖電路圖對比測試中的預設設置信息構建的；

根據所述初始網表信息及所述版圖信息執行版圖電路圖對比測試，得到所述通孔信息，其中，所述通孔信息是從所述版圖電路圖對測試的測試結果中確定的；

根據所述測試結果對所述初始網表信息進行修改，得到所述網表信息。

3.根據權利要求2所述的方法，其特征在于，所述獲取所述每個芯片的所述電源網絡的版圖信息，包括：

從所述芯片數據中提取所述電源網絡的版圖數據，其中，所述芯片數據包括芯片的版圖信息；

為所述電源網絡的版圖數據添加電源網絡標識，得到所述電源網絡的版圖信息，其中，所述電源網絡標識用于區分不同的電源網絡的版圖信息。

4.根據權利要求3所述的方法，其特征在于，所述為所述電源網絡的版圖數據添加電源網絡標識，得到所述電源網絡的版圖信息，包括：

將所述電源網絡的版圖數據輸入至版圖數據庫中，得到版圖圖形信息；

在所述版圖圖形信息中添加對應標注指令的電源網絡標識，所述標注指令是從用戶輸入信息中確定的。

5.根據權利要求2所述的方法，其特征在于，所述獲取所述電源網絡的初始網表信息，包括：

通過所述預設設置信息構建初始網表信息，其中，所述預設設置信息中包含有默認的導通邏輯。

6.根據權利要求5所述的方法，其特征在于，所述通孔信息中包括通孔數量；

所述根據所述初始網表信息及所述版圖信息執行版圖電路圖對比測試，得到所述通孔信息，包括：

根據版圖電路圖對比測試，在所述初始網表信息與所述版圖信息中確定導通報錯路徑數量，其中，所述導通報錯路徑數量是基于所述版圖信息的導通邏輯與所述初始網表信息中默認的導通邏輯之間差異確定的；

根據所述導通報錯路徑數量確定通孔數量，其中，所述通孔數量用于表征所述3D芯片中所述每個芯片之間互聯通孔的數量，所述通孔數量與所述導通報錯路徑數量一致；

所述根據所述測試結果對所述初始網表信息進行修改，得到所述網表信息，包括：

根據所述通孔數量，在所述初始網表信息中添加對應所述通孔數量的通孔路徑，得到所述網表信息。

7.根據權利要求6所述的方法，其特征在于，在所述分別對所述每個芯片電源網絡執行等效電阻提取操作之前，所述方法還包括：

根據所述網表信息及對應的版圖信息執行版圖電路圖對比測試，并根據測試結果確定是否存在報錯信息，其中，所述報錯信息用于提示網表信息與版圖信息之間的導通邏輯不一致；

若存在報錯信息，則輸出警示信息以排查出現報錯信息的網表信息；

所述分別對所述每個芯片電源網絡執行等效電阻提取操作，得到所述每個芯片電源網絡對應的電阻網絡信息，包括：

若確定不存在報錯信息，則分別對所述3D芯片中的所述每個芯片執行等效電阻提取操作，得到所述每個芯片的所述電源網絡對應的電阻網絡信息。