[發明專利]3D芯片的電源網絡驗證方法及相關設備

在審

• 申請號: 202011624762.0
• 申請日: 2020-12-30
• 公開（公告）號: CN112668264A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 于國慶;王嵩
• 申請（專利權）人: 西安紫光國芯半導體有限公司
• 主分類號: G06F30/3308
• 分類號: G06F30/3308
• 代理公司: 北京眾達德權知識產權代理有限公司 11570
• 代理人: 吳瑩

本申請實施例通過提供一種3D芯片的電源網絡驗證方法及相關設備，實現了對堆疊式芯片的電源網絡驗證功能。其中包括：通過版圖電路圖對比測試，分別確定3D芯片中每個芯片的電源網絡的網表信息，網表信息中包含有基于版圖電路圖對比測試得出的通孔信息，通孔信息為每個芯片之間互聯通孔的信息；分別對每個芯片電源網絡執行等效電阻提取操作，得到每個芯片電源網絡對應的電阻網絡信息，電阻網絡信息中包括通孔位置的信息；將所述通孔信息及所述通孔位置的信息均與目標電阻網絡進行合并，得到待測試電阻網絡，其中，所述目標電阻網絡包括所述電阻網絡信息在添加了模擬環境信息后得到的數據；對待測試電阻網絡執行仿真測試，得到電源網絡驗證結果。

技術領域

本發明實施例涉及芯片技術領域，具體地說，涉及一種3D芯片的電源網絡驗證方法及相關設備。

背景技術

隨著科技的發展，算力需求的增加，芯片技術也隨之快速發展。其中在芯片運行過程中都有專用于為芯片提供電源的電源網絡，這個電源網絡可以為芯片提供工作時所需的穩定電源。因此，電源網絡的優劣將直接影響到芯片能否正常運行。這樣，對芯片的電源網絡進行完整性分析和測試就成為芯片設計過程之中的重要環節。

目前，在對芯片的電源網絡進行分析和測試時都需要將電源網絡提取成等效的電阻網絡，并基于該等效的電阻網絡添加相應的電流負載和電壓源來執行壓降和電遷移仿真操作，從而得到驗證結果。然而在實際應用中，現有的測試方式僅針對單層芯片，而由于目前堆疊式芯片的工藝日漸成熟，越來越多的芯片采用堆疊式芯片工藝設計，即3D IC。例如，常見的方式是將一顆芯片倒裝焊裝在基板上，另外一顆芯片以鍵合的方式安裝在其上。這樣，在堆疊式芯片中各個芯片之間是存在連接關系的，這就使得現有的芯片的電源網絡分析時，僅依靠將芯片的電源網絡等效提取出電阻網絡在進行仿真測試，忽略了各個芯片之間連接情況，從而使得現有的芯片電源的分析、驗證方式并不適合堆疊式芯片，因此，如何對堆疊式芯片的電源網絡進行驗證成為了領域內亟待解決的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本申請實施例的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本申請實施例通過提供一種3D芯片的電源網絡驗證方法及相關設備，以及實現對堆疊式芯片的電源網絡驗證功能。

為至少部分地解決上述問題，第一方面，本申請實施例提供了一種3D芯片的電源網絡驗證方法，包括：

通過版圖電路圖對比測試，分別確定所述3D芯片中每個芯片的電源網絡的網表信息，其中，所述網表信息中包含有基于版圖電路圖對比測試得出的通孔信息，所述通孔信息包括所述每個芯片之間互聯通孔的信息；

分別對所述每個芯片電源網絡執行等效電阻提取操作，得到所述每個芯片電源網絡對應的電阻網絡信息，其中，所述電阻網絡信息中包括通孔位置的信息；

將所述通孔信息及所述通孔位置的信息均與目標電阻網絡進行合并，得到待測試電阻網絡，其中，所述目標電阻網絡包括所述電阻網絡信息在添加了模擬環境信息后得到的數據，所述模擬環境信息包括電壓源信息及電流負載信息；

對所述待測試電阻網絡執行仿真測試，得到電源網絡驗證結果。

可選的，所述通過版圖電路圖對比測試，分別確定所述3D芯片中每個芯片的電源網絡的網表信息，包括：

獲取所述每個芯片的所述電源網絡的版圖信息，所述版圖信息為從芯片數據中提取的電源網絡的信息；

獲取所述電源網絡的初始網表信息，其中，所述初始網表信息是基于版圖電路圖對比測試中的預設設置信息構建的；

根據所述初始網表信息及所述版圖信息執行版圖電路圖對比測試，得到所述通孔信息，其中，所述通孔信息是從所述版圖電路圖對測試的測試結果中確定的；