[發(fā)明專利]ZQ校準代碼鎖存電路和方法及ZQ校準電路和存儲器裝置

在審

• 申請?zhí)枺?/td>: 202011623231.X
• 申請日: 2020-12-30
• 公開（公告）號: CN112687320A
• 公開（公告）日: 2021-04-20
• 發(fā)明（設(shè)計）人: 李乾男
• 申請（專利權(quán)）人: 西安紫光國芯半導(dǎo)體有限公司
• 主分類號: G11C29/02
• 分類號: G11C29/02;G11C29/12
• 代理公司: 北京北翔知識產(chǎn)權(quán)代理有限公司 11285
• 代理人: 李星宇;鄭建暉

1.一種ZQ校準代碼鎖存電路，其特征在于，所述ZQ校準代碼鎖存電路包括：

第一輸入，用于獲得校準代碼更新脈沖；

第二輸入，用于獲得ZQ時鐘；

第三輸入，用于獲得鎖存命令脈沖；以及

鎖存時鐘生成電路，用于生成鎖存時鐘信號并且被配置成響應(yīng)于所述校準代碼更新脈沖和所述鎖存命令脈沖之間的相位間隔在設(shè)定的判決窗口內(nèi)，在所述ZQ時鐘的下一個周期在生成的鎖存時鐘信號中產(chǎn)生鎖存時鐘脈沖。

2.根據(jù)權(quán)利要求1所述的ZQ校準代碼鎖存電路，其特征在于，所述ZQ校準代碼鎖存電路還包括:

第四輸入，用于獲得ZQ校準代碼；以及

第一觸發(fā)器，被配置成響應(yīng)于所述鎖存時鐘信號中的鎖存時鐘脈沖，鎖存來自所述第四輸入的ZQ校準代碼作為所述ZQ校準代碼鎖存電路的輸出。

3.根據(jù)權(quán)利要求2所述的ZQ校準代碼鎖存電路，其特征在于，所述第一觸發(fā)器的輸入與所述第四輸入連接，接收所述ZQ校準代碼；

所述第一觸發(fā)器的時鐘接口與所述鎖存時鐘生成電路的輸出連接，以接收所述鎖存時鐘信號；并且

所述第一觸發(fā)器的輸出連接到所述ZQ校準代碼鎖存電路的輸出，以輸出鎖存的ZQ校準代碼。

4.根據(jù)權(quán)利要求1至3中任一項所述的ZQ校準代碼鎖存電路，其特征在于，所述鎖存時鐘生成電路被配置成響應(yīng)于來自所述第三輸入的鎖存命令脈沖，在所述鎖存時鐘信號中產(chǎn)生鎖存時鐘脈沖。

5.根據(jù)權(quán)利要求1至4中任一項所述的ZQ校準代碼鎖存電路，其特征在于，所述鎖存時鐘生成電路包括：

判決窗口生成電路，用于生成指示所述判決窗口的判決窗口信號；

第二觸發(fā)器，被配置成響應(yīng)于所述校準代碼更新脈沖或所述鎖存命令脈沖，鎖存所述判決窗口信號的狀態(tài)；以及

時鐘門控電路，被配置成根據(jù)所述ZQ時鐘和所述第二觸發(fā)器的輸出來生成鎖存時鐘門控信號；

其中所述鎖存時鐘門控信號被用于復(fù)位所述第二觸發(fā)器。

6.根據(jù)權(quán)利要求5所述的ZQ校準代碼鎖存電路，其特征在于，所述第二觸發(fā)器的輸入與所述判決窗口生成電路的判決窗口輸出連接，以接收所述判決窗口信號；

所述第二觸發(fā)器的輸出連接到所述時鐘門控電路的邏輯使能接口；

所述時鐘門控電路的時鐘接口與所述第二輸入連接，以接收所述ZQ時鐘；以及

所述時鐘門控電路的輸出與所述第二觸發(fā)器的復(fù)位接口連接，以復(fù)位所述第二觸發(fā)器。

7.根據(jù)權(quán)利要求5或6所述的ZQ校準代碼鎖存電路，其特征在于，如果所述第二觸發(fā)器的輸出在所述ZQ時鐘的脈沖上升沿之后的保持時間內(nèi)有效，則所述鎖存時鐘門控信號從在所述ZQ時鐘的脈沖上升沿之后的保持時間開始有效直到所述ZQ時鐘的該脈沖結(jié)束為止。

8.一種ZQ校準代碼鎖存方法，其特征在于，所述方法包括以下步驟：

接收校準代碼更新信號、鎖存命令信號和ZQ時鐘；

根據(jù)所述校準代碼更新信號、所述鎖存命令信號和所述ZQ時鐘來生成鎖存時鐘信號；以及

響應(yīng)于所述鎖存時鐘信號中的鎖存時鐘脈沖來鎖存ZQ校準代碼；

其中在生成鎖存時鐘信號的步驟中，響應(yīng)于所述校準代碼更新信號中的校準代碼更新脈沖和所述鎖存命令信號中的脈沖之間的相位間隔在設(shè)定的判決窗口內(nèi)，在所述ZQ時鐘的下一個周期在生成的鎖存時鐘信號中產(chǎn)生鎖存時鐘脈沖。

9.一種ZQ校準電路，其特征在于，所述ZQ校準電路包括根據(jù)權(quán)利要求1至7中任一項所述的ZQ校準代碼鎖存電路。

10.一種存儲器裝置，其特征在于，所述存儲器裝置包括根據(jù)權(quán)利要求9所述的ZQ校準電路。