[發明專利]芯片老化性能建模方法、裝置、設備及存儲介質

有效

• 申請號: 202011611165.4
• 申請日: 2020-12-29
• 公開（公告）號: CN112651210B
• 公開（公告）日: 2023-04-25
• 發明（設計）人: 張亞光
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F115/10;G06F119/02;G06F119/08
• 代理公司: 北京市廣友專利事務所有限責任公司 11237
• 代理人: 張仲波

本發明一個或多個實施例提供了一種芯片老化性能建模方法、裝置、存儲介質及設備，該方法包括：對影響芯片性能中的目標電路模塊進行加速測試，得到測試結果；根據所述測試結果建立所述目標電路模塊的第一性能參數隨時間變化的第一函數關系；建立在所述芯片未老化的狀態下，所述目標電路模塊的所述第一性能參數與所述芯片的第二性能參數之間的第二函數關系；根據所述第一函數關系以及所述第二函數關系，建立所述芯片的所述第二性能參數隨時間變化的老化性能模型，該方法可快速建立芯片老化性能的模型。

技術領域

本發明涉及計算機技術領域，尤其涉及一種芯片老化性能建模方法、裝置、設備及存儲介質。

背景技術

集成電路SoC(System?on?a?Chip，系統級芯片)，芯片的老化性能是產品可靠性和競爭力的重要指標之一。隨著芯片的使用，在HCI(Hot?Carrier?Injection，熱載流子注入)、BTI(Bias?Temperature?Instability，偏壓溫度不穩定性)等效應的作用下，芯片性能會老化，工作頻率、電壓以及功耗等性能都會有所退化。即在芯片性能老化之后，芯片需要消耗更多的電能和時間才能執行相同的指令，因此SoC芯片性能老化是SoC芯片的一項重要指標。

目前，比較通用的SoC芯片老化性能建模方式是HTOL(High-TemperatureOperating?Lifetime，高溫可操作壽命)測試。通過對測試數據進行提取和建模，可獲得SoC芯片在高溫高電壓條件下工作一段時間后，SoC芯片性能的退化。目前，HTOL測試需要在封裝級進行，需要定制CPU(Central?Processing?Unit，中央處理器)Socket(插座)和BIB(Burn-in?Board，老化測試電路板)，測試成本較高，并且通常需要經過500至1000小時的測試，測試周期較長。

發明內容

有鑒于此，本發明實施例提供一種芯片老化性能建模方法、裝置、設備及存儲介質，采用較短的測試時間就能建立芯片性能的長期退化模型，能夠提前對芯片性能的老化情況進行判斷，提高了芯片性能老化測試的效率。

本發明一個或多個實施例提供了一種芯片老化性能建模方法，包括：對影響芯片性能的目標電路模塊進行加速測試，得到測試結果；根據所述測試結果建立所述目標電路模塊的第一性能參數隨時間變化的第一函數關系；建立在所述芯片未老化的狀態下，所述目標電路模塊的所述第一性能參數與所述芯片的第二性能參數之間的第二函數關系；根據所述第一函數關系以及所述第二函數關系，建立所述芯片的所述第二性能參數隨時間變化的老化性能模型。

可選的，所述芯片為中央處理器CPU芯片，所述目標電路模塊為環形振蕩器電路。

可選的，所述第一性能參數包括所述環形振蕩器每一級的延遲，根據所述測試結果建立所述目標電路模塊的第一性能參數隨時間變化的第一函數關系，包括：在對所述環形振蕩器進行加速測試的過程中，在第一預設時間段內監測所述環形振蕩器中的每一級的延遲，獲得所述環形振蕩器中的每一級的延遲隨時間變化的函數關系。

可選的，所述第二性能參數包括所述CPU內核中的邏輯電路的最小工作電壓，建立在所述芯片未老化的狀態下，所述目標電路模塊的第一性能參數與所述芯片的第二性能參數之間的第二函數關系，包括：在第二預設時間段內監測所述CPU內核中的邏輯電路的最小工作電壓以及所述環形振蕩器中的每一級的延遲，獲得所述環形振蕩器中的每一級的延遲與所述邏輯電路的最小工作電壓之間的函數關系。

可選的，所述第二性能參數包括：所述芯片中的緩存電路的最小工作電壓或工作頻率。

可選的，所述第一性能參數包括：所述芯片中的環形振蕩器的振蕩頻率。