[發明專利]一種復合電流源噪聲的建模方法

在審

• 申請號: 202011604849.1
• 申請日: 2020-12-30
• 公開（公告）號: CN112613185A
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 陳水瓏;王靜;董森華
• 申請（專利權）人: 北京華大九天科技股份有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 北京德崇智捷知識產權代理有限公司 11467
• 代理人: 王金雙

一種復合電流源噪聲的建模方法，包括以下步驟：根據庫中單元的管腳和時序信息獲取基本噪聲模型結構；分析單元的電路結構獲取通道連接塊的相關信息；根據通道連接塊的相關信息對全單元電路進行動態仿真，獲得噪聲模型所需參數；根據獲取的參數信息建立完整噪聲模型，完成單元庫建模。本發明的復合電流源噪聲的建模方法，采用完整的全電路進行仿真，從而減少由于電路切割可能引起的誤差，得到更加準確的噪聲模型，同時全電路的設置也方便對仿真進行驗證和調試。

技術領域

本發明涉及集成電路自動化設計技術領域，特別是涉及一種集成電路復合電流源噪聲(CCSN)模型自動化建模方法。

背景技術

復合電流源(CCS：Composite Current Source)是開放源代碼的Liberty單元建模標準模型，包含了時序，噪聲和功率。

復合電流源噪聲(CCSN:Composite Current Source Noise)是一種高精度且高效率的，支持串擾噪聲分析的參數模型。它可以實現快速，準確的門級噪聲分析同時保持快速和相對簡單的庫表征。

利用CCSN和實際的噪聲沖擊波形，可以在分析中獲得單元抗噪聲干擾能力，并且沒有了高成本的單元抗噪聲特性描述。

傳統的CCSN參數提取是根據電路分析，查找出通道連接以確定第一和最后階段的特征表述，對每個階段的電路進行切割，其中涉及如何切割，如何確定切割面的等效電阻，電容等等。這些操作比較容易失真，同時由于電路的切割，驗證切割后電路很費時同時也比較困難。

發明內容

為了解決現有技術存在的不足，本發明的目的在于提供一種復合電流源噪聲的建模方法，采用完整的全電路進行仿真，從而減少由于電路切割可能引起的誤差，得到更加準確的噪聲模型，同時全電路的設置也方便對仿真進行驗證和調試。

為實現上述目的，本發明提供的一種復合電流源噪聲的建模方法，包括以下步驟：

根據庫中單元的管腳和時序信息獲取基本噪聲模型結構；

分析單元的電路結構獲取通道連接塊的相關信息；

根據通道連接塊的相關信息對全單元電路進行動態仿真，獲得噪聲模型所需參數；

根據獲取的參數信息建立完整噪聲模型，完成單元庫建模。

進一步地，所述根據庫中單元的管腳和時序信息獲取基本噪聲模型結構的步驟，還包括，針對不同單元庫，根據單元所有輸入和輸出管腳，建立通道連接塊，確定基本噪聲模型的結構。

進一步地，所述分析單元的電路結構獲取通道連接塊的相關信息的步驟，還包括，根據電路結構對單元電路進行分析，獲取單元的通道連接塊相關信息，確定所有階段晶體管的關斷狀態。

更進一步地，所述電路結構包括晶體管電容電阻的連接關系，不同的電路結構對應不同的噪聲模型結構。

進一步地，所述根據通道連接塊的相關信息對全單元電路進行動態仿真，獲得噪聲模型所需參數的步驟，還包括，對全單元電路建立仿真網表，關斷不在當前通道連接塊里的晶體管，進行動態仿真，獲得噪聲模型所需參數。

更進一步地，還包括，所述關斷不在當前通道連接塊里的晶體管的步驟，還包括，關斷第一階段的內部輸出節點連接的不在通道連接塊里的晶體管，以及最后階段的內部輸入節點連接的前一級不在通道連接塊里的晶體管。

為實現上述目的，本發明還提供一種電子設備，包括存儲器和處理器，所述存儲器上儲存有在所述處理器上運行的計算機程序，所述處理器運行所述計算機程序時執行如上文所述的復合電流源噪聲的建模方法的步驟。

為實現上述目的，本發明還提供一種計算機可讀存儲介質，其上存儲有計算機程序，所述計算機程序運行時執行如上文所述的復合電流源噪聲的建模方法的步驟。