[發(fā)明專利]一種RRU測試方法、裝置及介質(zhì)

在審

• 申請?zhí)枺?/td>: 202011604839.8
• 申請日: 2020-12-30
• 公開（公告）號: CN114697988A
• 公開（公告）日: 2022-07-01
• 發(fā)明（設(shè)計）人: 劉沛;高柯柯
• 申請（專利權(quán)）人: 大唐移動通信設(shè)備有限公司
• 主分類號: H04W24/02
• 分類號: H04W24/02;H04W24/06
• 代理公司: 北京柏杉松知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11413
• 代理人: 項京;高鶯然

本發(fā)明實施例提供了一種RRU測試方法、裝置及介質(zhì)，涉及通信技術(shù)領(lǐng)域。該方法包括：將至少一個信道的上行仿真數(shù)據(jù)輸入射頻拉遠單元RRU的通路處理模塊，對RRU的上行信道組包處理模塊輸出的上行數(shù)據(jù)進行乒乓緩存。然后從乒乓緩存的上行數(shù)據(jù)中提取待測試信道的上行數(shù)據(jù)，將待測試信道的上行數(shù)據(jù)緩存于隨機存取存儲器RAM；通過PCIE接口將RAM中緩存的待測試信道的上行數(shù)據(jù)傳輸至雙倍速率同步動態(tài)隨機存儲器DDR，將DDR中緩存的待測試信道的上行數(shù)據(jù)傳輸至測試設(shè)備，以使得測試設(shè)備將待測試信道的上行數(shù)據(jù)與待測試信道的仿真輸出數(shù)據(jù)進行對比，確定待測試信道是否存在故障。可以提高RRU的開發(fā)和維護效率。

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，特別是涉及一種RRU測試方法、裝置及介質(zhì)。

背景技術(shù)

分布式基站架構(gòu)包括射頻拉遠單元(Remote Radio Unit，RRU)和基帶單元(BaseBand Unit，BBU)，RRU和BBU之間通過光纖連接。RRU的上行傳輸過程為：RRU通過空口接收來自終端的時域數(shù)據(jù)，將時域數(shù)據(jù)轉(zhuǎn)換為頻域數(shù)據(jù)后，通過光纖將頻域數(shù)據(jù)傳輸至BBU。RRU的下行傳輸過程為：RRU接收BBU通過光纖傳輸?shù)念l域數(shù)據(jù)，將頻域數(shù)據(jù)轉(zhuǎn)換為時域數(shù)據(jù)后，通過空口將該時域數(shù)據(jù)發(fā)給終端。

在時分雙工(Time Division Duplexing，TDD)無線系統(tǒng)中，RRU內(nèi)部包括多個信號傳輸信道，目前在RRU開發(fā)和維護階段，無法驗證各信號傳輸信道輸出的數(shù)據(jù)是否正確。若在RRU被實際應(yīng)用時發(fā)現(xiàn)RRU存在故障，需要人工對故障的RRU進行故障排查，導(dǎo)致RRU的開發(fā)和維護效率較低。

發(fā)明內(nèi)容

本發(fā)明實施例的目的在于提供一種RRU測試方法、裝置及介質(zhì)，以用以解決RRU的開發(fā)和維護效率較低的問題。具體技術(shù)方案如下：

第一方面，本申請實施例提供一種RRU測試方法，包括：

將至少一個信道的上行仿真數(shù)據(jù)輸入射頻拉遠單元RRU的通路處理模塊；

對所述RRU的上行信道組包處理模塊輸出的上行數(shù)據(jù)進行乒乓緩存；

從乒乓緩存的上行數(shù)據(jù)中提取待測試信道的上行數(shù)據(jù)，將待測試信道的上行數(shù)據(jù)緩存于隨機存取存儲器RAM；

通過PCIE接口將所述RAM中緩存的待測試信道的上行數(shù)據(jù)傳輸至雙倍速率同步動態(tài)隨機存儲器DDR，將所述DDR中緩存的待測試信道的上行數(shù)據(jù)傳輸至測試設(shè)備，以使得所述測試設(shè)備將待測試信道的上行數(shù)據(jù)與所述待測試信道的仿真輸出數(shù)據(jù)進行對比，確定所述待測試信道是否存在故障。

在一種可能的實現(xiàn)方式中，所述從乒乓緩存的上行數(shù)據(jù)中提取待測試信道的上行數(shù)據(jù)，將待測試信道的上行數(shù)據(jù)緩存于隨機存取存儲器RAM，包括：

依次將乒乓緩存的每個上行數(shù)據(jù)包與待測試信道的包頭進行匹配；

若乒乓緩存的上行數(shù)據(jù)包中存在與待測試信道的包頭匹配的上行數(shù)據(jù)包，則從匹配的上行數(shù)據(jù)包開始，提取乒乓緩存的上行數(shù)據(jù)包，以所述RRU的時鐘頻率將提取的上行數(shù)據(jù)包寫入所述RAM；

所述通過PCIE接口將所述RAM中緩存的待測試信道的上行數(shù)據(jù)傳輸至雙倍速率同步動態(tài)隨機存儲器DDR，包括：

以所述PCIE接口的時鐘頻率將所述RAM中緩存的待測試信道的上行數(shù)據(jù)傳輸至所述DDR。

在一種可能的實現(xiàn)方式中，所述從匹配的上行數(shù)據(jù)包開始，提取乒乓緩存的上行數(shù)據(jù)包，以所述RRU的時鐘頻率將提取的上行數(shù)據(jù)包寫入所述RAM，包括：

將所述匹配的上行數(shù)據(jù)包的包頭傳輸至所述RAM；

按照所述待測試信道對應(yīng)的數(shù)據(jù)起始位和數(shù)據(jù)結(jié)束位，提取所述匹配的上行數(shù)據(jù)包的數(shù)據(jù)，將提取的數(shù)據(jù)傳輸至所述RAM；