[發明專利]一種在FPGA中實現UFS陣列控制器的實現方式

在審

• 申請號: 202011594776.2
• 申請日: 2020-12-29
• 公開（公告）號: CN112667561A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 張澤渺;葉明
• 申請（專利權）人: 成都旋極歷通信息技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F13/16;G06C3/00
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 胡川

本發明提供了一種在FPGA中實現UFS陣列控制器的實現方式，通過在UFS控制器與UFSHCI控制器之間增加了一個陣列管理，在FPGA中實現類似于磁盤陣列管理的多個UFSFLASH的陣列控制，UFS陣列控制器包括應用層、協議層和物理層，應用層和物理層采用分層控制，應用層包括三層用于高速數據流的記錄，協議層遵循UFS標準，物理層通過M?PHY通過采用分層查表法實現底層M?TX以及M?RX的編碼與解碼。本發明基于FPGA解決了UFSFLASH陣列的控制問題，實現了UFS大容量高速存儲陣列，大幅降低了航空電子設備中存儲陣列的成本。

技術領域

本發明涉及存儲器陣列控制技術領域，特別涉及一種在FPGA中實現UFS陣列控制器的實現方式

背景技術

當前，以FLASH存儲芯片作為介質的SATA、mSATA、NVMe電子盤應用廣泛，性能越來越高，成本越來越低；在一些嵌入式電子設備中，受限于體積以及結構的限制，采用嵌入式計算機+電子盤的方案實現有困難，在一些高速流數據的處理系統中，數據需要實時存儲，事后分析，而高性能計算機+電子盤磁盤陣列的解決方案體積較大，并且環境適應性也不能滿足一些特定要求，因此在很多定制嵌入式設備尤其是軍用電子設備里，直接采用FPGA控制FLASH芯片陣列，這樣集成度更高，結構更靈活，提高了可靠性。

在航空電子領域使用FPGA或者其它處理器控制FLASH芯片陣列最為靈活方便，但需要考慮壞塊管理與數據糾錯，缺點就是在大容量存儲上SLC成本高昂，MLC成本低，但數據糾錯比較復雜，即使加上數據糾錯，也需要通過設置一系列參數才能實現糾錯，TLC的數據糾錯處理極其復雜，目前常用的LDPC糾錯算法也非常消耗FPGA的邏輯資源，在高速存儲中難以找到對應的FPGA實現，因此目前在高速存儲中大量應用SATA SSD/PCIE SSD SIP并行實現，SIP將MLC/TLC以及控制器集成在一個SIP封裝內，實現了體積小型化與接口標準化，因此在控制端實現大幅降低了復雜度與技術門檻，但是SIP依然存在著成本較高的缺點，目前，在同等容量下，SIP的成本依然比嵌入式FLASH高一個數量級。

綜上，目前使用FPGA直接控制FLASH陣列以及SSD SIP(將SATA SSD或者PCIE SSD用SIP工藝封裝在一個芯片封裝內)存儲數據在軍用電子設備數據存儲是常用解決方案，但是現有的直接采用FPGA控制FLASH或者NVMe SIP陣列，存在如下問題：

a)采用SLC/MLC/TLC等FLASH芯片，由于FLASH工藝本身的缺陷，FLASH芯片結構存在壞塊以及壞點，需要復雜壞塊管理以及數據糾錯算法，設計復雜，特別消耗FPGA資源，受限于FPGA資源限制，難以實現理想的存儲速度。

b)采用SLC/MLC/TLC受限于進口，由于市場規模的原因，國產SLC/MLC并未被芯片廠家提上日程，對于軍用電子設備，受限很大。

c)SATA SSD SIP或者PCIE SSD SIP相比較SLC/MLC/TLC，不需要復雜的壞塊管理以及數據糾錯算法，因而使用FPGA控制變得簡單，對資源要求不高，但是這類實現采用的是SIP技術，內部依然使用的是進口FLASH芯片，受制于國外限制，而且成本較高。

目前UFS FLASH作為嵌入式FLASH的主流產品，與SATA SSD SIP和PCIE SSD SIP相比，成本比較低，但是當前UFS FLASH主要應用于移動終端產品，UFS標準中沒有考慮在一個系統中多個UFS FLASH使用的情況(面向物聯網與移動設備的UFS標準明確禁止一個主控制器連接多個CPort的情況，這是因為建立在UNIPRO協議之上UTP傳輸協議非常簡潔，沒有考慮多個UFS終端的應用情況)，因此現有的集成有UFS控制器的處理器或者UFS控制器IP不支持多個UFS FLASH并行擴展。

發明內容