[發(fā)明專利]一種時鐘振蕩器電路、電荷泵電路及Flash芯片

在審

• 申請?zhí)枺?/td>: 202011594518.4
• 申請日: 2020-12-29
• 公開（公告）號: CN112636722A
• 公開（公告）日: 2021-04-09
• 發(fā)明（設(shè)計）人: 吳彤彤;王小光;龍冬慶
• 申請（專利權(quán)）人: 深圳市芯天下技術(shù)有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02;H02M3/07
• 代理公司: 佛山市海融科創(chuàng)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

1.一種時鐘振蕩器電路，其特征在于，包括：

時鐘振蕩器OSC，用于產(chǎn)生第一時鐘脈沖CLK；

電平保持模塊，用于將時鐘振蕩器OSC產(chǎn)生的第一時鐘脈沖CLK處理得到第二時鐘脈沖CLKm；

所述時鐘振蕩器OSC與電平保持模塊連接，時鐘振蕩器OSC接收時鐘使能EN，產(chǎn)生第一時鐘脈沖CLK，第一時鐘脈沖CLK經(jīng)過電平保持模塊處理后得到第二時鐘脈沖CLKm，第二時鐘脈沖CLKm輸入到電荷泵Charge pump；當(dāng)時鐘使能EN為0時，經(jīng)過電平保持模塊的處理，使電荷泵Charge pump接收到的時鐘脈沖等于前一個接收到的時鐘脈沖。

2.根據(jù)權(quán)利要求1所述的時鐘振蕩器電路，其特征在于，所述電平保持模塊包括第一與非門、第二與非門和第一非門，所述第一與非門的第一輸入端連接時鐘振蕩器OSC輸出的第一時鐘脈沖CLK，第一與非門的第二輸入端連接第二與非門的輸出端，第一與非門的輸出端連接第一非門的輸入端，第一非門的輸出端連接電荷泵Charge pump的輸入端，第一與非門的輸出端連第二與非門的第一輸入端，時鐘使能EN經(jīng)過第七非門的邏輯處理后輸入至第二與非門的第二輸入端。

3.根據(jù)權(quán)利要求1所述的時鐘振蕩器電路，其特征在于，所述電平保持模塊包括第二非門、第三與非門、第四與非門和第三非門，所述第二非門的輸入端連接時鐘振蕩器OSC輸出的第一時鐘脈沖CLK，第二非門的輸出端與第三與非門的第一輸入端連接，第三與非門的第二輸入端連接第四與非門的輸出端，時鐘使能EN經(jīng)過第七非門的邏輯處理后輸入至第四與非門的第二輸入端，第四與非門的第一輸入端連接第三與非門的輸出端，第三與非門的輸出端與第三非門的輸入端連接，第三非門的輸出端連接電荷泵Charge pump的輸入端。

4.根據(jù)權(quán)利要求1所述的時鐘振蕩器電路，其特征在于，所述電平保持模塊包括第一或非門、第二或非門和第四非門，所述第一或非門的第一輸入端連接時鐘振蕩器OSC輸出的第一時鐘脈沖CLK，第一或非門的第二輸入端連接第二或非門的輸出端，第一或非門的輸出端連接第二或非門的第一輸入端，時鐘使能EN經(jīng)過第七非門的邏輯處理后輸入至第二或非門的第二輸入端，第一或非門的輸出端連接第四非門的輸入端，第四非門的輸出端連接電荷泵Charge pump的輸入端。

5.根據(jù)權(quán)利要求1所述的時鐘振蕩器電路，其特征在于，所述電平保持模塊包括第五非門、第三或非門、第四或非門和第六非門，所述第五非門的輸入端連接時鐘振蕩器OSC輸出的第一時鐘脈沖CLK，第五非門的輸出端連接第三或非門的第一輸入端，第三或非門的第二輸入端連接第四或非門的輸出端，第三或非門的輸出端連接第四或非門的第一輸入端，時鐘使能EN經(jīng)過第七非門的邏輯處理后輸入至第四或非門的第二輸入端，第三或非門的輸出端與第六非門的輸入端連接，第六非門的輸出端連接電荷泵Charge pump的輸入端。

6.一種電荷泵電路，其特征在于，包括如權(quán)利要求1至5任一所述的時鐘振蕩器電路。

7.一種Flash芯片，其特征在于，包括如權(quán)利要求1至5任一所述的時鐘振蕩器電路。