[發明專利]一種多通道大帶寬信號同步產生方法與系統裝置在審
| 申請號： | 202011594481.5 | 申請日： | 2020-12-29 |
| 公開（公告）號： | CN112817367A | 公開（公告）日： | 2021-05-18 |
| 發明（設計）人： | 朱駿 | 申請（專利權）人： | 北京華清瑞達科技有限公司 |
| 主分類號： | G06F1/02 | 分類號： | G06F1/02 |
| 代理公司： | 天津易企創知識產權代理事務所(普通合伙) 12242 | 代理人： | 黃彩榮 |
| 地址： | 100000 北京市海*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 通道 帶寬 信號 同步 產生 方法 系統 裝置 | ||
1.一種多通道大帶寬信號同步產生裝置，包括時鐘處理單元(1)，其特征在于：所述時鐘處理單元(1)的輸出端固定設有信號產生單元(2)，所述信號產生單元(2)的輸入端固定設有信號同步處理單元(3)；
所述信號同步處理單元(3)包括同步信號生成模板(6)，所述同步信號生成模板(6)固定設于時鐘處理單元(1)的輸入端，所述同步信號生成模板(6)的輸出端固定設有信號調制模塊(4)，所述信號調制模塊(4)的輸出端與信號產生單元(2)相連接，所述同步信號生成模板(6)的輸出端與信號產生單元(2)相連接。
2.根據權利要求1所述的一種多通道大帶寬信號同步產生方法與系統裝置，其特征在于：所述同步信號生成模板(6)的的輸入端固定設有數據整型模板(5)，所述時鐘處理單元(1)的輸出端與信號產生單元(2)相連接。
3.根據權利要求1所述的一種多通道大帶寬信號同步產生方法與系統裝置，其特征在于：所述時鐘處理單元(1)的輸入端固定設有輸入端口(8)，所述信號產生單元(2)的輸出端固定設有輸出端口(7)。
4.根據權利要求1所述的一種多通道大帶寬信號同步產生方法與系統裝置，其特征在于：所述信號產生單元(2)為具有大帶寬信號產生功能的DAC芯片組成。
5.根據權利要求1所述的一種多通道大帶寬信號同步產生方法與系統裝置，其特征在于：所述時鐘處理單元(1)可穩定輸出高頻率時鐘的時鐘芯片組成。
6.根據權利要求1所述的一種多通道大帶寬信號同步產生方法，具體步驟如下：
1、如圖1所示，在板卡上電后驅動支持大帶寬信號產生的DAC芯片，使信號產生單元根據JESD204B協議要求與FPGA之間建立同步關系；
2、若通道間未同步則向信號產生單元發送復位信號，重啟全部通道直至所有通道完成同步；
3、如圖2所示，FPGA作為平臺，首先根據需求產生一組連續的DDS信號，按照信號產生單元的信號處理規則對數據進行整型；
4、FPGA根據與信號產生單元來自同一時鐘源的時鐘，向信號調制模塊發送整型后的連續信號；
5、在執行調制后信號以JESD204B協議和來自時鐘處理單元的參考時鐘脈沖作為參考，向信號產生單元發送同步處理后的數據；
6、根據具體要求，調整信號產生單元的信號頻率實現大帶寬信號的傳輸。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于北京華清瑞達科技有限公司，未經北京華清瑞達科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011594481.5/1.html，轉載請聲明來源鉆瓜專利網。
