[發明專利]一種多通道大帶寬信號同步產生方法與系統裝置

在審

• 申請號: 202011594481.5
• 申請日: 2020-12-29
• 公開（公告）號: CN112817367A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 朱駿
• 申請（專利權）人: 北京華清瑞達科技有限公司
• 主分類號: G06F1/02
• 分類號: G06F1/02
• 代理公司: 天津易企創知識產權代理事務所(普通合伙) 12242
• 代理人: 黃彩榮

本發明提供一種多通道大帶寬信號同步產生方法與系統裝置，涉及電子電路技術領域。該多通道大帶寬信號同步產生方法與系統裝置包括時鐘處理單元，所述時鐘處理單元的輸出端固定設有信號產生單元，所述信號產生單元的輸入端固定設有信號同步處理單元；所述信號同步處理單元包括同步信號生成模板，所述同步信號生成模板固定設于時鐘處理單元的輸入端。該多通道大帶寬信號同步產生方法與系統裝置真正意義上可向多通道輸出同步的、大帶寬的信號產生系統，本發明可實現產生的多通道信號間相位差保持恒定即實現信號的同步傳輸，同時大帶寬需求下對產生的信號進行同步傳輸的時鐘穩定，保持較高的信號傳輸質量和較快的同步處理速度。

技術領域

本發明涉及電子電路技術領域，具體為一種多通道大帶寬信號同步產生方法與系統裝置。

背景技術

多通道大帶寬信號同步產生系統廣泛應用在仿真測試領域當中,不同的應用場景下往往需要提供通道間具有穩定相位差的信號,這就使得多通道產生系統不但具有向外輸出穩定高質量信號的能力,還能控制通道間的相關性。這就需要對多通道的信號產生系統進行同步處理。同步處理后的信號產生系統,實現同一信號經由多個通道處理后向外輸出的數據之間相位差保持一致。

現有技術的缺點

傳統的多通道信號同步產生系統通常在一塊板卡上設計多片數字模擬轉換芯片，數字模擬轉換芯片的數據和時鐘都由FPGA產生來實現。雖然這種傳統的處理方法可實現多個數字模擬轉換芯片的時序控制，但由于FPGA自身數據處理速率的限制，無法滿足在較大帶寬要求下同時產生多通道的信號需求。且現有多通道信號同步產生系統的技術已顯現出成本高、同步操作復雜等缺點。隨著信號處理技術的迅猛發展，以FPGA等大規模可編程邏輯器件的硬件平臺為依托，通過外部供給高頻穩定的時鐘和簡便經濟的信號采集系統來實現雷達信號模擬具有極大的優越性。

發明內容

(一)解決的技術問題

針對現有技術的不足，本發明提供了一種多通道大帶寬信號同步產生方法與系統裝置，以解決上述背景技術中提出的問題。

(二)技術方案

為實現以上目的，本發明通過以下技術方案予以實現：一種多通道大帶寬信號同步產生方法與系統裝置，包括時鐘處理單元，所述時鐘處理單元的輸出端固定設有信號產生單元，所述信號產生單元的輸入端固定設有信號同步處理單元；

所述信號同步處理單元包括同步信號生成模板，所述同步信號生成模板固定設于時鐘處理單元的輸入端，所述同步信號生成模板的輸出端固定設有信號調制模塊，所述信號調制模塊的輸出端與信號產生單元相連接，所述同步信號生成模板的輸出端與信號產生單元相連接。

優選的，所述同步信號生成模板的的輸入端固定設有數據整型模板，所述時鐘處理單元的輸出端與信號產生單元相連接。

優選的，所述時鐘處理單元的輸入端固定設有輸入端口，所述信號產生單元的輸出端固定設有輸出端口。

優選的，所述信號產生單元為具有大帶寬信號產生功能的DAC芯片組成。

優選的，所述時鐘處理單元可穩定輸出高頻率時鐘的時鐘芯片組成。

一種多通道大帶寬信號同步產生方法，具體步驟如下：

1、如圖1所示，在板卡上電后驅動支持大帶寬信號產生的DAC芯片，使信號產生單元根據JESD204B協議要求與FPGA之間建立同步關系；

2、若通道間未同步則向信號產生單元發送復位信號，重啟全部通道直至所有通道完成同步；

3、如圖2所示，FPGA作為平臺，首先根據需求產生一組連續的DDS信號，按照信號產生單元的信號處理規則對數據進行整型；

4、FPGA根據與信號產生單元來自同一時鐘源的時鐘，向信號調制模塊發送整型后的連續信號；