[發(fā)明專利]一種時鐘頻率校準的測試方法、裝置、存儲介質(zhì)和終端

在審

• 申請?zhí)枺?/td>: 202011593361.3
• 申請日: 2020-12-29
• 公開（公告）號: CN112540290A
• 公開（公告）日: 2021-03-23
• 發(fā)明（設(shè)計）人: 唐維強;龍冬慶;吳彤彤
• 申請（專利權(quán)）人: 深圳市芯天下技術(shù)有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 佛山市海融科創(chuàng)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

1.一種時鐘頻率校準的測試方法，其特征在于，具體包括以下步驟：

啟動芯片時鐘頻率測試校準；

接收具有一定寬度的高電平；

計數(shù)芯片內(nèi)時鐘走完所述高電平所需要的時鐘個數(shù)；

判斷所述時鐘個數(shù)是否在設(shè)定范圍內(nèi)，

是則時鐘頻率校準通過，輸出校準結(jié)果；

否則改變芯片內(nèi)時鐘的頻率設(shè)置參數(shù)，以改變芯片內(nèi)時鐘的頻率，并重復(fù)執(zhí)行計數(shù)芯片內(nèi)時鐘走完所述高電平所需要的時鐘個數(shù)。

2.根據(jù)權(quán)利要求1所述的時鐘頻率校準的測試方法，其特征在于，所述具有一定寬度的高電平由低階測試機生成。

3.根據(jù)權(quán)利要求1所述的時鐘頻率校準的測試方法，其特征在于，所述計數(shù)芯片內(nèi)時鐘走完所述高電平所需要的時鐘個數(shù)，具體過程如下：從芯片內(nèi)時鐘的上升沿開始計數(shù)，直到芯片內(nèi)時鐘走完所述高電平即停止計數(shù)，得出芯片內(nèi)時鐘走完所述高電平所需要的時鐘個數(shù)。

4.根據(jù)權(quán)利要求1所述的時鐘頻率校準的測試方法，其特征在于，所述判斷所述時鐘個數(shù)是否在設(shè)定范圍內(nèi)，具體過程如下：設(shè)定第一時鐘個數(shù)參考值和第二時鐘個數(shù)參考值，判斷第一時鐘個數(shù)參考值≤時鐘個數(shù)≤第二時鐘個數(shù)參考值是否成立，是則時鐘頻率校準通過，輸出校準結(jié)果，否則改變芯片內(nèi)時鐘的頻率設(shè)置參數(shù)，以改變芯片內(nèi)時鐘的頻率，并重復(fù)執(zhí)行計數(shù)芯片內(nèi)時鐘走完所述高電平所需要的時鐘個數(shù)。

5.根據(jù)權(quán)利要求4所述的時鐘頻率校準的測試方法，其特征在于，所述第一時鐘個數(shù)參考值第二時鐘個數(shù)參考值。

6.一種時鐘頻率校準的測試裝置，其特征在于，包括：

啟動模塊，啟動芯片時鐘頻率測試校準；

高電平接收模塊，接收具有一定寬度的高電平；

計數(shù)模塊，計數(shù)芯片內(nèi)時鐘走完所述高電平所需要的時鐘個數(shù)；

判斷模塊，判斷所述時鐘個數(shù)是否在設(shè)定范圍內(nèi)；

參數(shù)設(shè)置模塊，改變芯片內(nèi)時鐘的頻率設(shè)置參數(shù)，以改變芯片內(nèi)時鐘的頻率；

校準結(jié)果輸出模塊，時鐘頻率校準通過，輸出校準結(jié)果。

7.根據(jù)權(quán)利要求6所述的時鐘頻率校準的測試裝置，其特征在于，所述參數(shù)設(shè)置模塊采用芯片內(nèi)的時鐘控制模塊OSC block實現(xiàn)。

8.根據(jù)權(quán)利要求7所述的時鐘頻率校準的測試裝置，其特征在于，所述時鐘控制模塊OSC block中的時鐘頻率設(shè)置參數(shù)的初始值為芯片內(nèi)默認的時鐘頻率設(shè)置參數(shù)。

9.一種存儲介質(zhì)，其特征在于，所述存儲介質(zhì)中存儲有計算機程序，當所述計算機程序在計算機上運行時，使得所述計算機執(zhí)行權(quán)利要求1至5任一項所述的方法。

10.一種終端，其特征在于，包括處理器和存儲器，所述存儲器中存儲有計算機程序，所述處理器通過調(diào)用所述存儲器中存儲的所述計算機程序，用于執(zhí)行權(quán)利要求1至5任一項所述的方法。