[發(fā)明專(zhuān)利]一種時(shí)鐘頻率校準(zhǔn)的測(cè)試方法、裝置、存儲(chǔ)介質(zhì)和終端

在審

• 申請(qǐng)?zhí)枺?/td>: 202011593361.3
• 申請(qǐng)日: 2020-12-29
• 公開(kāi)（公告）號(hào): CN112540290A
• 公開(kāi)（公告）日: 2021-03-23
• 發(fā)明（設(shè)計(jì)）人: 唐維強(qiáng);龍冬慶;吳彤彤
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳市芯天下技術(shù)有限公司
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 佛山市海融科創(chuàng)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44377
• 代理人: 陳志超;唐敏珊

1.一種時(shí)鐘頻率校準(zhǔn)的測(cè)試方法，其特征在于，具體包括以下步驟：

啟動(dòng)芯片時(shí)鐘頻率測(cè)試校準(zhǔn)；

接收具有一定寬度的高電平；

計(jì)數(shù)芯片內(nèi)時(shí)鐘走完所述高電平所需要的時(shí)鐘個(gè)數(shù)；

判斷所述時(shí)鐘個(gè)數(shù)是否在設(shè)定范圍內(nèi)，

是則時(shí)鐘頻率校準(zhǔn)通過(guò)，輸出校準(zhǔn)結(jié)果；

否則改變芯片內(nèi)時(shí)鐘的頻率設(shè)置參數(shù)，以改變芯片內(nèi)時(shí)鐘的頻率，并重復(fù)執(zhí)行計(jì)數(shù)芯片內(nèi)時(shí)鐘走完所述高電平所需要的時(shí)鐘個(gè)數(shù)。

2.根據(jù)權(quán)利要求1所述的時(shí)鐘頻率校準(zhǔn)的測(cè)試方法，其特征在于，所述具有一定寬度的高電平由低階測(cè)試機(jī)生成。

3.根據(jù)權(quán)利要求1所述的時(shí)鐘頻率校準(zhǔn)的測(cè)試方法，其特征在于，所述計(jì)數(shù)芯片內(nèi)時(shí)鐘走完所述高電平所需要的時(shí)鐘個(gè)數(shù)，具體過(guò)程如下：從芯片內(nèi)時(shí)鐘的上升沿開(kāi)始計(jì)數(shù)，直到芯片內(nèi)時(shí)鐘走完所述高電平即停止計(jì)數(shù)，得出芯片內(nèi)時(shí)鐘走完所述高電平所需要的時(shí)鐘個(gè)數(shù)。

4.根據(jù)權(quán)利要求1所述的時(shí)鐘頻率校準(zhǔn)的測(cè)試方法，其特征在于，所述判斷所述時(shí)鐘個(gè)數(shù)是否在設(shè)定范圍內(nèi)，具體過(guò)程如下：設(shè)定第一時(shí)鐘個(gè)數(shù)參考值和第二時(shí)鐘個(gè)數(shù)參考值，判斷第一時(shí)鐘個(gè)數(shù)參考值≤時(shí)鐘個(gè)數(shù)≤第二時(shí)鐘個(gè)數(shù)參考值是否成立，是則時(shí)鐘頻率校準(zhǔn)通過(guò)，輸出校準(zhǔn)結(jié)果，否則改變芯片內(nèi)時(shí)鐘的頻率設(shè)置參數(shù)，以改變芯片內(nèi)時(shí)鐘的頻率，并重復(fù)執(zhí)行計(jì)數(shù)芯片內(nèi)時(shí)鐘走完所述高電平所需要的時(shí)鐘個(gè)數(shù)。

5.根據(jù)權(quán)利要求4所述的時(shí)鐘頻率校準(zhǔn)的測(cè)試方法，其特征在于，所述第一時(shí)鐘個(gè)數(shù)參考值第二時(shí)鐘個(gè)數(shù)參考值。

6.一種時(shí)鐘頻率校準(zhǔn)的測(cè)試裝置，其特征在于，包括：

啟動(dòng)模塊，啟動(dòng)芯片時(shí)鐘頻率測(cè)試校準(zhǔn)；

高電平接收模塊，接收具有一定寬度的高電平；

計(jì)數(shù)模塊，計(jì)數(shù)芯片內(nèi)時(shí)鐘走完所述高電平所需要的時(shí)鐘個(gè)數(shù)；

判斷模塊，判斷所述時(shí)鐘個(gè)數(shù)是否在設(shè)定范圍內(nèi)；

參數(shù)設(shè)置模塊，改變芯片內(nèi)時(shí)鐘的頻率設(shè)置參數(shù)，以改變芯片內(nèi)時(shí)鐘的頻率；

校準(zhǔn)結(jié)果輸出模塊，時(shí)鐘頻率校準(zhǔn)通過(guò)，輸出校準(zhǔn)結(jié)果。

7.根據(jù)權(quán)利要求6所述的時(shí)鐘頻率校準(zhǔn)的測(cè)試裝置，其特征在于，所述參數(shù)設(shè)置模塊采用芯片內(nèi)的時(shí)鐘控制模塊OSC block實(shí)現(xiàn)。

8.根據(jù)權(quán)利要求7所述的時(shí)鐘頻率校準(zhǔn)的測(cè)試裝置，其特征在于，所述時(shí)鐘控制模塊OSC block中的時(shí)鐘頻率設(shè)置參數(shù)的初始值為芯片內(nèi)默認(rèn)的時(shí)鐘頻率設(shè)置參數(shù)。

9.一種存儲(chǔ)介質(zhì)，其特征在于，所述存儲(chǔ)介質(zhì)中存儲(chǔ)有計(jì)算機(jī)程序，當(dāng)所述計(jì)算機(jī)程序在計(jì)算機(jī)上運(yùn)行時(shí)，使得所述計(jì)算機(jī)執(zhí)行權(quán)利要求1至5任一項(xiàng)所述的方法。

10.一種終端，其特征在于，包括處理器和存儲(chǔ)器，所述存儲(chǔ)器中存儲(chǔ)有計(jì)算機(jī)程序，所述處理器通過(guò)調(diào)用所述存儲(chǔ)器中存儲(chǔ)的所述計(jì)算機(jī)程序，用于執(zhí)行權(quán)利要求1至5任一項(xiàng)所述的方法。