[發明專利]基于“倒E”結構的單電路多比特移相器

有效

• 申請號: 202011592472.2
• 申請日: 2020-12-29
• 公開（公告）號: CN112736379B
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 劉云;劉凌云
• 申請（專利權）人: 南京航空航天大學
• 主分類號: H01P1/185
• 分類號: H01P1/185;H01Q3/36
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 熊玉瑋

本發明公開了基于“倒E”結構的單電路多比特移相器，屬于基本電氣元件的技術領域。該移相器由上層微帶結構、中間層介質板、下層金屬板組成。上層微帶結構由一條50Ω主傳輸線和三個N比特分支電納加載單元組成，通過N個開關的通斷實現單個N比特電納加載單元中的N條微帶傳輸線是否接入。因為PIN二極管開關被并聯加載到微帶傳輸線，而不是串聯接入傳輸線，所以可以實現較低的插入損耗。設計的基于“倒E”結構的單電路多比特移相器的移相單元電路中只通過一條主傳輸線和三個N比特分支電納加載單元實現了多比特移相功能，與傳統的多比特移相器比較，該移相器單元的N個移相比特共用主傳輸線，具有電路緊湊、電路面積小、損耗低、易加工的優點。

技術領域

本發明公開了基于“倒E”結構的單電路多比特移相器，涉及移相器，屬于基本電氣元件的技術領域。

背景技術

移相器廣泛應用于相控陣系統中，為天線陣列的每個單元提供必要的插入相位以執行自適應波束形成和轉向。隨著相控陣系統的發展，需要大量的移相器來實現單個系統，因此尺寸緊湊、插入損耗低、功耗低成為移相器的關鍵設計要求。隨著蜂窩技術的進步和多輸入多輸出技術在手機制造中的應用，移相器的尺寸由于空間的有限而受到限制。此外，移相器的尺寸緊湊性與開發成本相關。過高的插入損耗將大大降低發射功率，降低接收端的信噪比，從而損害通信系統的整體動態范圍。所以研制出尺寸更緊湊、插入損耗更低、功耗更低的移相器對相控陣系統優化有著十分重要的意義。

傳統的N位數字式移相器，一般由N個移相單元級聯構成，最小相移量是（360°/2^N），一共有2^N種移相狀態。傳統的開關型多位移相器，由PIN二極管、場效應晶體管或高電子遷移率晶體管組成的單刀雙擲開關數量多，插入損耗高。傳統加載型多位移相器的移相量和駐波比隨頻率變化，因此工作頻帶較窄，因此只適用于小度數移相的應用場合。傳統的反射型多位移相器，通常由3dB耦合器和兩個相同的可調諧反射負載組成，但是相位帶寬較窄。本申請旨在提出一種結構緊湊型單電路多比特移相器。

發明內容

本發明的發明目的是針對上述背景技術的不足，提供了基于“倒E”結構的單電路多比特移相器，通過單個移相單元實現了多比特移相的功能，多個移相比特共享一條主傳輸線，解決了傳統移相器移相單元多、相對帶寬較窄和損耗大的技術問題。

本發明為實現上述發明目的采用如下技術方案：

本發明通過一條主傳輸線和三個N比特分支電納加載單元構成移相器的移相單元，主傳輸線的輸入端為該單電路多比特移相器的輸入端口，主傳輸線的輸出端為該單電路多比特移相器的輸出端口，3個N比特分支電納加載單元等距離分布在主傳輸線的同側或兩側，3個N比特分支電納加載單元與主傳輸線呈倒E結構且具有對稱性。每一個N比特分支電納加載單元包括N個PIN二極管開關和N段微帶傳輸線，N段微帶傳輸線分別通過N個PIN二極管開關加載到主傳輸線的同一位置。分布在主傳輸線輸入端口和輸出端口的N比特分支電納加載單元中的N段微帶傳輸線的參數相同。各N比特分支電納加載單元中用于同一移相量控制的微帶傳輸線所連接的PIN二極管開關受控于同一信號，當受控于同一信號的微帶線接入主傳輸線時，等同于一組等間距分布的微帶線接入主傳輸線。PIN二極管開關被并聯加載到主傳輸線，從而實現較低的插入損耗。主傳輸線被多個分支電納加載單元重復使用，避免了每種相位狀態對主傳輸線的需要。

基于“倒E”結構的單電路多比特移相器的設計原理基于“倒E”結構的單電路雙比特移相器，該單電路雙比特移相器包含一條主傳輸線和三個分支電納加載單元，每一個分支電納加載單元由兩個PIN二極管和兩段微帶傳輸線構成，每一個分支電納加載單元的兩段微帶傳輸線對稱分布在主傳輸線的兩側或分布在主傳輸線的同側。該單電路雙比特移相器的三個分支電納加載單元等間距對稱地加載在主傳輸線上，并且用于同一移相量控制的微帶線所連接的PIN二極管開關受控于同一信號。基于“倒E”結構的單電路雙比特移相器呈現四種移相狀態：?0、?0+?1、?0+ ?2和?0+ ?1+ ?2。