[發明專利]一種運用于LDO的省電省面積的軟啟動電路

在審

• 申請號: 202011585368.0
• 申請日: 2020-12-28
• 公開（公告）號: CN112667019A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 劉安偉;施冠良;鄭文豪;朱純瑩
• 申請（專利權）人: 南京揚賀揚微電子科技有限公司
• 主分類號: G05F1/569
• 分類號: G05F1/569
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 李瓊

1.一種運用于LDO的省電省面積的軟啟動電路，其特征在于，包括：第一電流源、第二電流源、第一MOS管、第二MOS管、第三MOS管和電容；第一電流源的一端、第一MOS管的漏極、第二MOS管的柵極連接于第一節點；第二電流源的一端、第二MOS管的漏極、第三MOS管的柵極和電容的一端電連接于第二節點；電容的另一端、第一MOS管和第二MOS管的源極均接地；第一MOS管的柵極接收啟動信號(EA_ST)；第三MOS管的源極和漏極分別與第四MOS管的源極和漏極電連接；所述第四MOS管位于所述LDO的誤差放大器中，且所述第四MOS管的柵極引出作為所述誤差放大器的正向輸入端以接收參考電壓信號(Vref)。

2.根據權利要求1所述的運用于LDO的省電省面積的軟啟動電路，其特征在于，所述第一MOS管和第二MOS管均為NMOS管；所述第三MOS管和第四MOS管均為PMOS管。

3.根據權利要求2所述的運用于LDO的省電省面積的軟啟動電路，其特征在于，第一電流源和第二電流源各自包括兩個串聯的PMOS管，且兩個串聯的PMOS管的柵極分別接收第一偏置電壓和第二偏置電壓；所述第一電流源和第二電流源各自包括的兩個串聯的PMOS管中，遠離所述第一MOS管和第二MOS管的PMOS管的源極與外部電源電連接。

4.根據權利要求1所述的運用于LDO的省電省面積的軟啟動電路，其特征在于，所述啟動信號(EA_ST)和所述參考電壓信號(Vref)均來自帶隙基準電壓電路。

5.一種包括根據權利要求1～3中任一者所述的省電省面積的軟啟動電路的LDO，其特征在于，還包括誤差放大器、頻率補償電路、功率管、第一反饋電阻和第二反饋電阻；所述誤差放大器的輸出端經由所述頻率補償電路與所述功率管的柵極電連接；所述功率管的源極接外部電源，漏極經由串聯的第一反饋電阻和第二反饋電阻接地；所述誤差放大器的負向輸入端與第一反饋電阻和第二反饋電阻的連接點電連接。

6.根據權利要求5所述的LDO，其特征在于，所述誤差放大器包括：所述第四MOS管、第五MOS管、第六MOS管、第七MOS管和第三電流源；第四MOS管和第五MOS管的源極與所述第三電流源電連接；所述第四MOS管的漏極與第六MOS管的漏極和柵極以及第七MOS管的柵極電連接；所述第五MOS的漏極與所述第七MOS管的漏極電連接；第六MOS管和第七MOS管的源極均接地；所述第五MOS管柵極引出作為所述誤差放大器的所述負向輸入端。

7.根據權利要求5所述的LDO，其特征在于，第四MOS管和第五MOS管均為PMOS管；第六MOS管和第七MOS管均為NMOS管；所述功率管為P型功率管。