[發明專利]半導體器件

在審

• 申請號: 202011580043.3
• 申請日: 2016-10-20
• 公開（公告）號: CN112701122A
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 樸寅洙;李起洪;千慧禎
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11524;H01L27/11582;H01L27/1157
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

半導體器件。本文提供了一種半導體器件，所述半導體器件包括：溝道層；數據存儲層，所述數據存儲層圍繞所述溝道層并且沿著溝道層延伸；層間絕緣層，所述層間絕緣層圍繞數據存儲層并且沿著溝道層層疊，其中，所述層間絕緣層彼此間隔開，其中，在所述層間絕緣層之間設置導電區域；導電圖案，所述導電圖案被設置在導電區域中并且圍繞數據存儲層；緩沖圖案，所述緩沖圖案被設置在所述層間絕緣層與所述數據存儲層之間，并且圍繞數據存儲層，其中，各個緩沖圖案包括致密區域，其中，所述緩沖圖案通過導電區域彼此間隔開；以及阻擋絕緣圖案，所述阻擋絕緣圖案被設置在所述導電圖案與所述數據存儲層之間并且圍繞所述數據存儲層。

本申請是申請日為2016年10月20日、申請號為201610917261.9、發明名稱為“半導體器件及其制造方法”的發明專利申請的分案申請。

技術領域

本公開的各種實施方式涉及半導體器件及其制造方法，并且更具體地，涉及包括圍繞溝道層的導電圖案的半導體器件及其制造方法。

背景技術

半導體器件可以包括能夠存儲數據的存儲器件。存儲器件可以包括存儲單元。存儲單元可以以三維布置。為了改善這種存儲單元的操作特性，需要各種技術發展。在這種情況下，存儲單元可以被聯接至圍繞溝道層的導電圖案。

發明內容

本公開的實施方式提供了一種半導體器件，所述半導體器件包括：溝道層；數據存儲層，所述數據存儲層圍繞所述溝道層并且沿著溝道層延伸；層間絕緣層，所述層間絕緣層圍繞數據存儲層并且沿著溝道層層疊，其中，所述層間絕緣層彼此間隔開，其中，在所述層間絕緣層之間設置導電區域；導電圖案，所述導電圖案被設置在導電區域中并且圍繞數據存儲層；緩沖圖案，所述緩沖圖案被設置在所述層間絕緣層與所述數據存儲層之間，并且圍繞數據存儲層，其中，各個緩沖圖案包括致密區域，其中，所述緩沖圖案通過導電區域彼此間隔開；以及阻擋絕緣圖案，所述阻擋絕緣圖案被設置在所述導電圖案與所述數據存儲層之間并且圍繞所述數據存儲層。

本公開的實施方式提供了一種半導體器件的制造方法，所述制造方法包括以下步驟：交替地層疊第一層和第二層；形成穿過所述第一層和所述第二層的孔；在所述孔的側壁上形成緩沖層；使所述緩沖層中的懸空鍵(dangling bond)固化以在所述緩沖層中形成第一致密區域；在第一致密區域上形成數據存儲層；以及在數據存儲層上形成溝道層。

附圖說明

現在，將參照附圖在下文中更充分地描述示例實施方式；然而，這些示例實施方式可以以不同的形式來實施，而不應解釋為限于本文所闡述的實施方式。相反，提供這些實施方式使得本公開全面且完整，并向本領域技術人員充分地傳達示例實施方式的范圍。

在附圖中，為圖示的清楚起見，可能夸大尺寸。應當理解，當元件被稱為“在”兩個元件“之間”時，可以只有該元件在兩個元件之間，或者也可以存在一個或更多個中間元件。在所有附圖中，相同的附圖標記表示相同的元件。

圖1A、圖1B、圖1C、圖1D是示出根據本公開的實施方式的半導體器件的存儲單元的截面圖；

圖2A、圖2B、圖2C是示出根據本公開的實施方式的具有包括存儲單元的各種結構的存儲串的立體圖；

圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G是示出用于制造根據本公開的實施方式的半導體器件的方法的截面圖；

圖4A和圖4B是示出用于制造根據本公開的實施方式的半導體器件的方法的截面圖；

圖5A和圖5B是示出用于制造根據本公開的實施方式的半導體器件的方法的截面圖；

圖6A和圖6B是示出用于制造根據本公開的實施方式的半導體器件的方法的截面圖；

圖7是示出根據本公開的實施方式的存儲系統的框圖；以及

圖8是示出根據本公開的實施方式的計算系統的框圖。

具體實施方式