[發明專利]層疊陶瓷電容器

有效

• 申請號: 202011572679.3
• 申請日: 2020-12-25
• 公開（公告）號: CN113053662B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 黑須勇太;齊藤雄太;若島誠寬;福永大樹;筒井悠
• 申請（專利權）人: 株式會社村田制作所
• 主分類號: H01G4/12
• 分類號: H01G4/12;H01G4/30;H01G4/005
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 趙琳琳

本發明提供一種能夠至少抑制向內部電極的端部的電場集中而使可靠性提高的層疊陶瓷電容器。在包含長度方向以及寬度方向的面中，由第2電介質陶瓷層、第1內部電極層或第2內部電極層、和第3電介質陶瓷層形成界面的交點，第2電介質陶瓷層以及第3電介質陶瓷層在交點的附近包含交點附近區域，交點附近區域中包含的電介質粒子的平均粒徑比第1電介質陶瓷層中包含的電介質粒子的平均粒徑、第2電介質陶瓷層中包含的電介質粒子的平均粒徑、以及第3電介質陶瓷層中包含的電介質粒子的平均粒徑中的任一平均粒徑都小。

技術領域

本發明涉及層疊陶瓷電容器。

背景技術

近年來，層疊陶瓷電容器等層疊陶瓷電子部件謀求小型化以及高電容化。為了實現層疊陶瓷電容器的小型化以及高電容化，以下作法是有效的，即，通過對層疊了多個電介質陶瓷層和多個內部電極層的層疊體的各側面減薄側方余量，從而增大相互對置的內部電極層的面積。

在專利文獻1公開了一種電子部件的制造方法，具備：準備芯片的工序，該芯片包含層疊的多個電介質陶瓷層和多個內部電極層，并在側面露出了上述多個內部電極層；將多個覆蓋用電介質片相互粘合而形成電介質層疊片的工序；以及在上述芯片的側面粘附上述電介質層疊片的工序。

此外，在專利文獻2公開了如下內容，即，在將印刷有內部電極的陶瓷生片層疊多片并進行加壓、燒成而制造層疊陶瓷電容器時，通過在未印刷內部電極的區域賦予臺階消除用陶瓷漿料，從而能夠防止在內部電極彼此相互重疊的部分和不相互重疊的部分產生臺階。

在先技術文獻

專利文獻

專利文獻1：日本特開2017-147358號公報

專利文獻2：日本特開2003-209025號公報

然而，在引用文獻1中，對于粘合于層疊體的側面的陶瓷電介質片的組成沒有特別提及。此外，在引用文獻2中，對于所使用的臺階消除用陶瓷膏的組成也沒有特別提及。因此，在引用文獻1以及2中，存在通過對電介質層疊片以及臺階消除用陶瓷膏的組成進行優化從而使層疊陶瓷電容器的可靠性提高的余地。

此外，在引用文獻2記載的靠近臺階消除用陶瓷膏的內部電極的端部，由于電場集中，因此有可能使可靠性下降。

發明內容

發明要解決的課題

本發明的目的在于，提供一種能夠至少抑制向內部電極的端部的電場集中而使可靠性提高的層疊陶瓷電容器。

用于解決課題的技術方案