[發明專利]一種多線路薄銅箔FPC及其制造工藝

在審

• 申請號: 202011570019.1
• 申請日: 2020-12-26
• 公開（公告）號: CN112566367A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 林均秀;陳浪;邵家坤
• 申請（專利權）人: 珠海元盛電子科技股份有限公司
• 主分類號: H05K1/11
• 分類號: H05K1/11;H05K1/09;H05K3/00;H05K3/02;H05K3/06;H05K3/42
• 代理公司: 廣州市紅荔專利代理有限公司 44214
• 代理人: 王賢義

本發明公開并提供了一種多線路薄銅箔FPC及其制造工藝，可以很好解決這類W/S較小的FPC制造問題，并且回避了技術壁壘以及具有好的可靠性，具有較高合格率。多線路薄銅箔FPC包括PI基材，所述PI基材上開設有若干個通孔，所述PI基材的表面和所述通孔的孔壁上均包覆有導電層，所述導電層上疊合有鍍銅層；所述多線路薄銅箔FPC制造工藝包括用FCCL原材料PI基材，按照產品要求先進行打孔，再對PI基材進行電鍍媒介處理，附上一層導電介質，再對處理后的PI基材鍍銅，再進行線路制作。本發明可應用于FPC生產的技術領域。

技術領域

本發明涉及一種FPC及其制造工藝，特別涉及一種多線路薄銅箔FPC及其制造工藝。

背景技術

隨著電子技術發展，使用線路板的領域越來越多，FPC憑著輕薄短小、立體裝配的優勢應用也越來越廣泛，并且隨著電子器件布置密度增加，FPC線路密度也在增加，線寬/線距（W/S）變得越來越小。

隨著W/S進一步減小，使用的銅箔也會相減薄，否則傳統厚度的銅箔會給FPC生產帶來諸多不便，例如常規鍍銅會由于銅太厚W/S太小導致合格低，降低鍍銅厚度會因孔銅厚度不夠可能導致可靠性問題，將銅箔減薄后再生產又增加生產工序并且銅箔厚度不均勻等等；并且還可能需要使用到新型生產技術才能制造，而新技術又會受到技術和設備投入的制約，令這類FPC制造遇到瓶頸。

發明內容

本發明所要解決的技術問題是克服現有技術的不足，提供了一種多線路薄銅箔FPC及其制造工藝，可以很好解決這類W/S較小的FPC制造問題，并且回避了技術壁壘以及具有好的可靠性，具有較高合格率。

本發明所采用的技術方案是：所述多線路薄銅箔FPC包括PI基材，所述PI基材上開設有若干個通孔，所述PI基材的表面和所述通孔的孔壁上均包覆有導電層，所述導電層上疊合有鍍銅層。

進一步，所述鍍銅層的厚度為9-12um。

進一步，所述鍍銅層的厚度為10um。

所述多線路薄銅箔FPC的制造工藝包括以下步驟：

步驟a、開料：取PI基材；

步驟b、打孔:對步驟a中的所述PI基材上鉆孔；

步驟c、導電層處理:對步驟b中打完孔的所述PI基材進行導電層附著處理，PI基材不導電，在PI基材上鍍銅需要在基材表面附上一層導電物質，作為后面電鍍的媒體；

步驟d、鍍銅: 對附著導電層后的所述PI基材進行鍍銅，鍍銅厚度根據產品需要決定；

步驟e、貼干膜：在已覆銅的PI基材的兩面貼上干膜；

步驟f、曝光顯影：將貼上干膜的PI基材進行曝光，對曝光后的干膜進行顯影，將線路區干膜保留下來，間隙區干膜去掉，另一面銅箔的干膜將整體保留下來；

步驟g、蝕刻脫膜：將顯影后的所述PI基材進行蝕刻，沒有干膜保護的間隙區的鍍銅被去掉，再將所述PI基材上下面的干膜全部脫掉后，形成了所需的線路；

步驟h、AOI檢驗：利用AOI設備對PI基材進行檢測；

步驟i、貼覆蓋膜：將覆蓋膜壓在線路上，對線路形成保護層；

步驟j、測試分切；

步驟k、檢查包裝。

進一步，在步驟c中，導電層附著處理包括如下方式：

真空電鍍：在高真空下將銅或銅合金的金屬靶材利用高溫等方法令其釋放出金屬離子，吸附在PI基材表面和孔壁，形成一層導電媒體。

進一步，在步驟c中，導電層附著處理包括如下方式：

濺射：用高能離子束將銅或銅合金轟擊出金屬離子，在高壓下離子定向附著在PI基材表面和孔壁，形成一層導電媒體。

進一步，在步驟c中，導電層附著處理包括如下方式：