[發明專利]半導體裝置的形成方法

在審

• 申請號: 202011563307.4
• 申請日: 2020-12-25
• 公開（公告）號: CN113053824A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 汪于仕;楊鴻杰;李佳穎;葉柏男;邱鈺婷;林群能;葉明熙;黃國彬
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

本公開實施例提供一種半導體裝置的形成方法。當圖案化位于介電層下方的蝕刻停止層時，光刻膠層用以保護介電層以及嵌入在介電層中的導電元件。光刻膠層可以進一步用于蝕刻在蝕刻停止層下方的另一個介電層，其中蝕刻下一個介電層會暴露出接觸件，例如柵極接觸件。底層可以用于保護嵌入介電層中的導電元件不受用于蝕刻蝕刻停止層的濕式蝕刻劑的破壞。

技術領域

本發明實施例涉及一種半導體裝置的形成方法，尤其涉及一種金屬部件的形成方法。

背景技術

半導體裝置被用于各種電子應用中，例如個人電腦、手機、數字相機以及其他電子設備。一般通過在半導體基板上依序沉積絕緣或介電層、導電層以及半導體層材料以制造半導體裝置，并使用光刻對各種材料層進行圖案化，以在其上形成電路組件及元件。

半導體產業通過持續減小最小部件尺寸以持續提高各種電子組件(例如晶體管、二極管、電阻、電容等)的整合密度，其允許將更多組件整合至給定區域中。

發明內容

本發明的目的在于提供一種半導體裝置的形成方法，以解決上述至少一個問題。

本發明一些實施例提供一種半導體裝置的形成方法，包括：圖案化光刻膠層，光刻膠層在介電層上方；基于光刻膠層的圖案蝕刻介電層，以在介電層中形成開口，所述蝕刻停止于介電層下方的蝕刻停止層；當光刻膠層在介電層上時，蝕刻蝕刻停止層以穿透蝕刻停止層；以及在介電層中的開口中形成導電元件，導電元件電性耦合至蝕刻停止層下方的第一金屬部件。

本發明一些實施例提供一種半導體裝置的形成方法，包括：在第一介電層上形成掩模；在掩模中形成第一開口，第一開口露出第一介電層的部分；使用掩模作為蝕刻掩模，蝕刻第一介電層，以在第一介電層中形成第二開口，第二開口露出蝕刻停止層；使用掩模作為蝕刻掩模，蝕刻蝕刻停止層，以在蝕刻停止層中形成第三開口，第三開口露出第二介電層；使用掩模作為蝕刻掩模，蝕刻第二介電層，以在第二介電層中形成第四開口，第四開口露出導電元件；以及在第一介電層中形成第一金屬部件，第一金屬部件電性耦合至導電元件。

本發明一些實施例提供一種半導體裝置的形成方法，包括：在第一介電層中形成第一金屬部件，第一金屬部件電性耦合至晶體管的源極/漏極接觸件；在第一介電層上沉積并圖案化掩模層；根據掩模層的圖案，圖案化第一介電層；當掩模層在第一介電層上時，根據掩模層的圖案，圖案化第一介電層下方的蝕刻停止層；當掩模層在第一介電層上時，根據掩模層的圖案，圖案化第二介電層，以露出晶體管的柵極電極；以及形成導電插塞穿過第一介電層以及穿過第二介電層，導電插塞接觸柵極電極。

本發明的有益效果在于，當圖案化位于介電層下方的蝕刻停止層時，本公開實施例有益處地使用光刻膠掩模的底層來保護介電層和嵌入在介電層中的導電元件，而非首先去除底層。底層還可以用于蝕刻在蝕刻停止層下方的另一個介電層，其中蝕刻下一個介電層會暴露出接觸件，例如柵極接觸件。底層可以用于保護嵌入介電層中的導電元件不受用于蝕刻蝕刻停止層的濕式蝕刻劑的破壞。

附圖說明

以下將配合所附圖示詳述本公開的各面向。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可能任意地放大或縮小單元的尺寸，以清楚地表現出本公開的特征。

圖1為根據一些實施例，示出示例的鰭式場效晶體管(fin field effecttransistor,FinFET)的三維視圖。

圖2至圖23為根據一些實施例，為鰭式場效晶體管(FinFETs)在制造中間階段的剖面圖。

圖24為根據一些實施例，為制造鰭式場效晶體管(FinFET)的工藝的流程圖。

圖25至圖31為根據一些實施例，示出在介電層中形成導電元件的制造中間階段的剖面圖。

附圖標記如下：

50:基板