[發明專利]一種用于DVB-T發射機的信道內交織系統

有效

• 申請號: 202011563066.3
• 申請日: 2020-12-25
• 公開（公告）號: CN112737732B
• 公開（公告）日: 2022-10-04
• 發明（設計）人: 馬淑香;謝義方;胡婉如
• 申請（專利權）人: 中國科學院國家空間科學中心
• 主分類號: H04L1/00
• 分類號: H04L1/00;H03M13/23
• 代理公司: 北京方安思達知識產權代理有限公司 11472
• 代理人: 陳琳琳;楊青

本發明公開了一種用于DVB?T發射機的信道內交織系統，包括：數據流模塊、比特交織模塊、符號交織模塊和FIFO；數據流模塊用于產生符合輸出速率要求的串行比特流，輸出至比特交織模塊，并為輸出數據設置有效數據標志信號；比特交織模塊用于通過兩塊RAM的“乒乓操作”，對接收到的數據進行緩存，并且控制緩存數據的輸出速率；符號交織模塊用于使用多塊雙口RAM對從比特交織模塊讀出的串行數據進行緩存，實現符號交織；用于對從多塊雙口RAM讀出的并行數據進行計數，當計數到TPS、導頻、零的子載波位置時，進行預處理操作；FIFO用于對符號交織模塊輸出的數據流進行緩沖傳輸。本發明的系統不但能夠節省片內的資源，使得后續的組幀過程更加簡單。

技術領域

本發明涉及通信技術領域，具體涉及一種信道內交織的實現方法，特別涉及一種用于DVB-T發射機的信道交織系統。

背景技術

目前，DVB-T發射端的FPGA實現方法大多是將信源編碼形成的TS流，經過能量擴散、卷積編碼、卷積交織、刪余卷積編碼、信道內交織(比特交織和符號交織)、星座映射、TPS(傳輸參數信令)/導頻/零插入、OFDM、保護間隔插入形成完整的幀數據。其中，通用的信道內交織結構包括串并轉換器、比特交織器以及符號交織器三部分。比特交織將刪余卷積編碼后的串行比特流按照星座映射模式的不同，將其分為v＝2、4、6個子流送入v路比特交織器(v＝2時對應QPSK模式，v＝4時對應16QAM模式，v＝6時對應64QAM模式)。一路比特交織器的實現方法大多是通過兩塊RAM來存和讀數據，對一塊RAM按照順序寫數據的同時，對另一塊RAM按照交織函數的規則讀數據。因此，v路比特交織器需要2v塊RAM。符號交織器是把比特交織器送出的一組v比特映射到一個OFDM符號的1512(2K模式)個有用子載波上進一步抗拒頻率選擇性失真和干擾。對于符號交織，比較普遍的設計方式是采用兩塊RAM分別存儲OFDM的奇符號和偶符號。另外，由于系統對于數據輸入和輸出速率的要求，在功能模塊間會通過FIFO來進行控制數據的速率，比如，刪余卷積編碼輸出的數據流會通過FIFO進行緩沖，改變數據的輸出速率，滿足比特交織模塊的輸入時鐘要求。

上述的信道內交織實現方案占用的硬件資源較多，并且需要對數據進行星座映射之后，才會在OFDM符號的相應載波位置處插入TPS/導頻/零，形成包含2048個載波的OFDM符號，實現過程比較復雜。

發明內容

本發明的目的在于克服上述技術缺陷，提出了一種用于DVB-T發射機的信道內交織系統，所述系統包括：數據流模塊、比特交織模塊、符號交織模塊和FIFO；

所述數據流模塊，用于產生符合輸出速率要求的串行比特流，輸出至比特交織模塊，并為輸出數據設置有效數據標志信號；

所述比特交織模塊，用于通過兩塊RAM的“乒乓操作”，對接收到的數據進行緩存，并且控制緩存數據的輸出速率；

所述符號交織模塊，用于使用多塊雙口RAM對從比特交織模塊讀出的串行數據進行緩存，實現符號交織；用于對從多塊雙口RAM讀出的并行數據進行計數，當計數到TPS、導頻、零的子載波位置時，進行預處理操作；

所述FIFO，用于對符號交織模塊輸出的數據流進行緩沖傳輸。

作為上述系統的一種改進，當DVB-T發射機的星座映射方式采用QPSK模式，所述符號交織模塊內的雙口RAM為2塊，當DVB-T發射機的星座映射方式采用16QAM模式，所述符號交織模塊內的雙口RAM為4塊；當DVB-T發射機的星座映射方式采用64QAM模式，所述符號交織模塊內的雙口RAM為8塊。

作為上述系統的一種改進，當系統采用QPSK模式，所述比特交織模塊包括：第一初始化單元、寫地址產生單元、讀地址產生單元、輸入數據流選擇單元、RAM1、RAM2和輸出數據流選擇單元；

所述第一初始化單元，用于對該模塊的各項參數進行初始化；

所述寫地址產生單元，用于對RAM1或RAM2寫入的數據進行計數，產生寫地址；